[发明专利]锁存输入数据的电路、芯片、电子产品及方法

权利要求书

1.一种使用用于锁存输入数据的电路锁存所述输入数据的方法，包括：

向所述电路输入为第一逻辑状态的所述输入数据；以及

在要将第二节点保持在所述第一逻辑状态的单个时钟周期内，由延迟单元延迟时钟信号使得所述第二节点在所述时钟信号翻转为所述第一逻辑状态之后处于放电状态的放电时间段的长度在预定阈值与零之间；

其中，所述电路包括：

第一充放电控制单元，包括第一节点和被电连接成通过对第一节点充电或放电来改变所述第一节点的电位的第一多个开关；

所述延迟单元，用于接收所述时钟信号并延迟所述时钟信号以输出时钟延迟信号；以及

第二充放电控制单元，包括第二节点和被电连接成通过对第二节点充电或放电来改变所述第二节点的电位的第二多个开关；

所述第一充放电控制单元被电连接成：所述第一充放电控制单元接收所述时钟信号和所述输入数据以切换所述第一节点的充放电状态；并且

所述第二充放电控制单元被电连接成：所述第二节点的电位指示锁存的数据，并且所述第二充放电控制单元电连接所述第一节点并接收所述时钟延迟信号和以切换所述第二节点的充放电状态；

所述方法还包括：在要将所述第二节点保持在所述第一逻辑状态的所述单个时钟周期内，在所述时钟延迟信号为第二逻辑状态的情况下，经由所述第二多个开关中的部分开关对所述第二节点进行充电。

2.一种用于锁存输入数据的电路，包括：

第一充放电控制单元，包括第一节点和被电连接成通过切换第一节点的充放电状态来改变所述第一节点的电位的第一多个开关；

延迟单元，用于接收时钟信号并延迟所述时钟信号以输出时钟延迟信号；以及

第二充放电控制单元，包括第二节点和被电连接成通过切换第二节点的充放电状态来改变所述第二节点的电位的第二多个开关；

其中，所述第一充放电控制单元被电连接成：所述第一充放电控制单元接收所述时钟信号和所述输入数据以切换所述第一节点的充放电状态；

所述第二充放电控制单元被电连接成：所述第二节点的电位指示锁存的数据，并且所述第二充放电控制单元电连接所述第一节点并接收所述时钟延迟信号和以切换所述第二节点的充放电状态；并且

所述延迟单元被构造成：在要将所述第二节点保持在第一逻辑状态的单个时钟周期内，由所述延迟单元延迟所述时钟信号使得所述第二节点在所述时钟信号翻转为所述第一逻辑状态之后处于放电状态的放电时间段的长度在预定阈值与零之间；

其中，所述延迟单元被构造成：在要将所述第二节点保持在所述第一逻辑状态的所述单个时钟周期内，所述延迟单元通过延迟所述时钟信号使得所述第二节点在所述时钟信号翻转为所述第一逻辑状态之后处于被充电状态。

3.根据权利要求2所述的电路，其中，所述预定阈值小于表示所述时钟信号的状态翻转所用的时间的翻转时间。

4.根据权利要求2所述的电路，其中，所述第一充放电控制单元包括用于控制对所述第一节点进行的充电的第一开关单元和用于控制对所述第一节点进行的放电的第二开关单元。

5.根据权利要求4所述的电路，其中，所述第二充放电控制单元包括用于控制对所述第二节点进行的充电的第三开关单元和用于控制对所述第二节点进行的放电的第四开关单元。

6.根据权利要求5所述的电路，其中，所述延迟单元被构造成：在要将所述第二节点保持在所述第一逻辑状态的所述单个时钟周期内，所述延迟单元通过延迟所述时钟信号使得所述第四开关单元处于断开状态。

7.根据权利要求5所述的电路，还包括电源端子和接地端子；

其中，所述第一开关单元和所述第三开关单元中的每个与所述电源端子电连接；并且

所述第二开关单元和所述第四开关单元中的每个与所述接地端子电连接。

8.根据权利要求7所述的电路，其中，所述第一充放电控制单元还包括第三节点、用于控制对所述第三节点进行的充电的第五开关单元和用于控制对所述第三节点进行的放电的第六开关单元。