[发明专利]一种DRAM的修复方法

说明书

本发明公开了一种DRAM的修复方法，包括以下步骤：1)DRAM芯片测试项分类，分为SA缺陷测试项和DRAM的其它测试项；2)对SA缺陷测试项和DRAM的其它测试项产生的失效地址分别存储；3)SA缺陷测试项的失效地址分析并进行修复；4)将步骤2)中DRAM的其它测试项产生的失效地址和按照步骤3)处理后的SA缺陷测试的失效地址进行合并；5)对合并后的失效地址进行读取；6)对读取的失效地址进行修复；6)最后产生DRAM修复方案。通过分析SA缺陷测试项的失效地址的处理及修复，将开放式位线DRAM结构中有潜在缺陷的SA同时替换，有效保证了颗粒级测试良率的稳定，使得芯片修复可靠性的提升，同时降低了芯片的DPM。

技术领域

本发明属于存储器晶圆制造技术领域，涉及一种DRAM的修复方法。

背景技术

如图1所示，传统DRAM采用8F²闭合式位线结构的设计理念，在DRAM工作时，由于构成CSL(Column Select Line列选择线)的BL(Bit Line位线)和/BL在SA的同侧，因此当激活一根WL(Word Line字线)的时候，只有一个模块(两组SA)在工作。当存储单元写1时，WL激活，BL的电位达到Vbl高电压，/BL电压为GND，其余BL的电位均保持在Vbl高电压的二分之一。针对该结构的DRAM的修复方法是：不考虑失效单元的相互位置以及地址的关系，仅就失效单元本身进行WL或CSL的修复。因此，DRAM的修复流程较为简单，如图2所示，即当芯片测试结束后，一次性读取失效地址，针对失效地址进行修复，最终产生修复方案。

为了进一步缩小芯片的面积，产生了6F²的开放式位线结构的DRAM设计理念。如图3所示，由于构成CSL的BL和/BL在SA的两侧，因此当激活一根WL的时候，有三个模块(三组SA)同时工作。当存储单元写1时，WL激活，BL的电位达到Vbl高电压，左右两侧的/BL电压为GND，其余BL的电位均保持在Vbl高电压的二分之一。针对这种类型的DRAM设计结构，如果采用现有的修复方法，即仅对失效单元本身进行修复，那么对于SA缺陷而引起的失效类型，有潜在的修复问题。

如图4所示，该图是一种由于SA缺陷引起的失效类型，即SA一侧BL上失效单元较多，另一侧失效单元较少。如果采用传统闭合式位线DRAM的修复方法，由于SA一侧BL上失效单元较多，优先选择SCSL(Sparse CSL冗余列选择线)修复；针对SA另一侧失效单元较少，本例中为一个失效单元，因此可用SCSL替换，也可用RWL(Redundancy WL冗余字线)替换，如采用RWL替换，存在的潜在风险是有一组SA没有被替换掉(RWL替换不能够替换SA，SA的替换仅在SCSL的替换中实现)，芯片的可靠性降低，DPM受到影响。

发明内容

为了解决现有技术的问题，本发明的目的是提供一种DRAM的修复方法，对于开放式位线结构的DRAM进行修改，针对SA缺陷导致的失效类型，扩充至三组BL同时失效，并强制SCSL修复(缺陷SA被替换)，以保证良好的DRAM的品质。

为实现上述目的，本发明采用以下技术手段：

一种DRAM的修复方法，包括以下步骤：

1)DRAM芯片测试项分类，分为SA缺陷测试项和DRAM的其它测试项；

2)对SA缺陷测试项和DRAM的其它测试项产生的失效地址分别存储；

3)SA缺陷测试项的失效地址分析并进行修复；

4)将步骤2)中DRAM的其它测试项产生的失效地址和按照步骤3)处理后的SA缺陷测试的失效地址进行合并；

5)对合并后的失效地址进行读取；

6)对读取的失效地址进行修复；

6)最后产生DRAM修复方案。