[发明专利]辅助写入电路、写入电路及方法、静态存储器及电子设备

说明书

本发明提供了一种辅助写入电路、写入电路及方法、静态存储器及电子设备。辅助写入电路包括：至少一个晶体管电容；固定模块，用于在辅助写操作阶段对下拉位线采用线耦合电容的方式产生耦合电容值，以在下拉位线上产生固定耦合负电压；可调模块用于在辅助写操作阶段选择性地在至少一个晶体管电容中选择晶体管电容与下拉位线相连，以在下拉位线上再叠加产生可调耦合负电压。本发明不仅可以对生产后的产品进行二次调节来满足数据写入的需求，从而提高产品良率；而且还可以减少辅助写入电路的占用面积。

技术领域

本发明涉及静态存储器技术领域，具体而言，涉及一种辅助写入电路、写入电路及方法、静态存储器及电子设备。

背景技术

随着制程工艺的不断缩小，静态存储器的工作电压也随之降低，这样会造成静态存储器的写入数据的能力变弱，也可称之为写入裕度变小，这样就会存在以下现象：(1)需要长时间才能完成写入操作；(2)完全无法改写存储单元中的数据。

为解决写入裕度变小的问题，目前现有技术采用负电压辅助写入的方式，即向位线(Bit Line简称BL)或者负位线(Bit Line Bar简称BLB)提供负电压进行辅助写入。然而，在实际应用中发现：采用耦合电容方式产生负电压(Negative Voltage)会随着工作电压VDD的下降而绝对值下降(如图1a所示)，而存储单元的写入裕度是随着工作电压的下降而下降(如图1b所示)，且写入裕度值(Write Margin)越小需要的负电压的绝对值应该越大，由此可知，在工作电压较低时，应该使得负电压的绝对值越大，才能使得存储单元的数据写入成功；在工作电压较高时，应该使得负电压的绝对值较小，才能避免晶体管的栅源电压差过高，不会超出MOSFET晶体管容忍的最大电压，也就不会造成晶体管的不稳定。由此可知，需要一种能够根据工作电压的大小来调节相应负电压的绝对值大小的辅助写入电路。

但是，目前采用的线耦合方式通常是根据仿真结果确定最优的线耦合电容值，再根据该仿真结果生产，生产后的产品会因多种原因造成制程线耦合电容出现偏差，此后并不能进行二次调节，因而就会造成写入效果差，从而良品率低。

发明内容

为解决现有技术中存在的技术问题之一，本发明的目的在于提供一种辅助写入电路、写入电路及方法、静态存储器及电子设备，不仅可以对生产后的产品进行二次调节来满足数据写入的需求，从而提高产品良率；而且，还可以减少写入电路的占用面积。

第一方面，本发明实施例提供了一种辅助写入电路，用于向存储单元阵列的下拉位线提供辅助负电压，包括：

至少一个晶体管电容；

固定模块，用于在辅助写操作阶段对所述下拉位线采用线耦合电容的方式产生耦合电容值，以在所述下拉位线上产生固定耦合负电压；以及

可调模块，用于在辅助写操作阶段选择性地在至少一个晶体管电容中选择所述晶体管电容与所述下拉位线相连，以在所述下拉位线上再叠加产生可调耦合负电压。

另一方面，本发明实施例提供了一种写入电路，包括：辅助写入电路，用于向与存储阵列相连的位线和负位线中的下拉位线加载负电压，所述辅助写入电路采用上述辅助写入电路。

另一方面，本发明实施例提供了一种静态存储器，包括存储单元阵列以及上述的写入电路，所述写入电路用于向所述存储单元阵列中的存储单元写入数据。

另一方面，本发明实施例提供了一种电子设备，包括静态存储器，其特征在于，所述静态存储器采用上述的所述静态存储器。

另一方面，本发明实施例提供了一种写入方法，用于向静态存储器写入数据，包括以下步骤：

写操作阶段：根据数据信号在位线和负位线中确定下拉位线和维持位线，并将所述下拉位线下拉至低电平，维持所述维持位线至高电平；