[发明专利]一种芯片ESD保护电路的仿真电路和方法

说明书

本发明提供一种芯片ESD保护电路的仿真电路及方法，通过仿真能够提前找到芯片中抗ESD能力差的器件，并优化电路，提高芯片抗ESD的能力。所述仿真电路包括连接在电源电压VDD和公共接地电压VSS之间的一个ESD激励源，一个ESD保护模块和至少一个功能模块；所述的ESD激励源用于按照设定的ESD电流特性曲线加载ESD电压；所述的ESD保护模块中设置有电源钳位NMOS管NESD，电源钳位NMOS管NESD的漏极设置一个电流监测器Ifail与电源电压VDD连接，源极连接公共接地电压VSS；所述的功能模块中设置有CMOS管N1，CMOS管N1的栅极和漏极之间，以及栅极和源级之间分别设置一个电压监测器Efail。

技术领域

本发明涉及芯片的仿真测试，具体为一种芯片ESD保护电路的仿真电路及方法。

背景技术

现有技术中，每个芯片都包括ESD保护模块和对应的功能模块，如图 1所示。ESD保护模块一般包括大尺寸电源钳位NMOS管NESD，NESD的栅极g1通过电容C1连接到电源VDD，同时通过电阻R1连接到地VSS。

功能模块实现芯片的各种功能，其中包括的CMOS管N1对ESD非常敏感，N1的栅氧很容易被ESD事件破坏，需要重点验证。图1中，Rvdd 是VDD电源从焊盘到ESD保护模块的电源网络电阻，Rvss是VSS从焊盘到ESD保护模块的接地电阻。

当芯片处于PS模式(VDD＝+ESD脉冲，VSS＝0)的ESD冲击发生时，将有电流从VDD流向VSS，如图2所示。PS模式下的ESD事件发生时，正电流Iesd从VDD焊盘开始，经过Rvdd，流过NESD，再通过Rvss，最后流到VSS焊盘上。如果ESD强度很大，则Iesd很大，则流过NESD的电流很大，可能导致NESD被烧毁，如图2中NESD节点1可能被烧断。同时如果ESD强度大的话，还可能导致N1管的栅漏电压(Vgd)或栅源电压 (Vgs)过大，从而导致栅漏或栅源中间的栅氧绝缘层(节点2或节点3)被击穿。

如何在复杂的ESD事件中，提前预测图2中节点1、节点2和节点3是否会被ESD冲击损坏，对于优化ESD保护方案和电源网络非常有意义。

发明内容

针对现有技术中存在的问题，本发明提供一种芯片ESD保护电路的仿真电路及方法，通过仿真能够提前找到芯片中抗ESD能力差的器件，并优化电路，提高芯片抗ESD的能力。

本发明是通过以下技术方案来实现：

一种芯片ESD保护电路的仿真电路，包括连接在电源电压VDD和公共接地电压VSS之间的一个ESD激励源，一个ESD保护模块和至少一个功能模块；

所述的ESD激励源用于按照设定的ESD电流特性曲线加载ESD电压；

所述的ESD保护模块中设置有电源钳位NMOS管NESD，电源钳位 NMOS管NESD的漏极设置一个电流监测器Ifail与电源电压VDD连接，源极连接公共接地电压VSS；

所述的功能模块中设置有CMOS管N1，CMOS管N1的栅极和漏极之间，以及栅极和源级之间分别设置一个电压监测器Efail。

优选的，电源电压VDD从焊盘到ESD保护模块之间设置电源网络电阻 Rvdd，公共接地电压VSS从焊盘到ESD保护模块之间设置接地电阻Rvss。

优选的，ESD保护模块还包括电容C1和电阻R1电源钳位NMOS管 NESD的栅极通过电容C1连接电源电压VDD，栅极通过电阻R1连接公共接地电压VSS。

一种芯片ESD保护电路的仿真方法，包括如下步骤，

步骤1、确定芯片需要达到的ESD级别；

步骤2、从工厂或客户处得到确定ESD级别的ESD电流特性曲线；

步骤3、通过数学建模，去拟合ESD电流特性曲线；