[发明专利]一种芯片ESD保护电路的仿真电路和方法

权利要求书

1.一种芯片ESD保护电路的仿真装置，其特征在于，包括连接在电源电压VDD和公共接地电压VSS之间的一个ESD激励源，一个ESD保护模块和至少一个功能模块；

所述的ESD激励源用于按照设定的ESD电流特性曲线加载ESD电压；

所述的ESD保护模块中设置有电源钳位NMOS管NESD，电源钳位NMOS管NESD的漏极设置一个电流监测器Ifail与电源电压VDD连接，源极连接公共接地电压VSS；

所述的功能模块中设置有CMOS管N1，CMOS管N1的栅极和漏极之间，以及栅极和源级之间分别设置一个电压监测器Efail；

电源电压VDD从焊盘到ESD保护模块之间设置电源网络电阻Rvdd，公共接地电压VSS从焊盘到ESD保护模块之间设置接地电阻Rvss；

电流监测器Ifail用于监测流过ESD保护器件的电流是否达到极限值，如果达到极限值则报错，通过增加ESD保护模块中的电源钳位NMOS管NESD尺寸优化ESD保护模块；

电压监测器Efail用于监测流过ESD保护器件的电压是否达到极限值，如果达到极限值则报错，通过减小电源网络电阻Rvdd和接地电阻Rvss或增加ESD保护模块中电源钳位NMOS管NESD尺寸优化ESD保护模块。

2.根据权利要求1所述的一种芯片ESD保护电路的仿真装置，其特征在于，ESD保护模块还包括电容C1和电阻R1；电源钳位NMOS管NESD的栅极通过电容C1连接电源电压VDD，栅极通过电阻R1连接公共接地电压VSS。

3.一种芯片ESD保护电路的仿真方法，其特征在于，基于权利要求1或2所述的仿真装置，其包括如下步骤，

步骤1、确定芯片需要达到的ESD级别；

步骤2、从工厂或客户处得到确定ESD级别的ESD电流特性曲线；

步骤3、通过数学建模，去拟合ESD电流特性曲线；

步骤4、从工艺厂获得器件的所能承受的电流极限值和电压极限值，并输入到相应的电流监测器Ifail和电压监测器Efail中；

步骤5、打开电流监测器Ifail开关，对ESD仿真中的电流进行监测；

步骤6、开启ESD激励源，按照拟合ESD电流特性曲线开始仿真；

步骤7、如果电流监测器Ifail电流超出所设置的极限值，则报实效错误，然后增加ESD保护模块中的电源钳位NMOS管NESD尺寸后，重复步骤7重新仿真；

步骤8、如果电流监测器Ifail电流没有超出所设置的极限值，则打开电压监测器Efail开关，对ESD仿真中的电压进行监测；

步骤9、如果电压监测器Efail电压超出所设置的极限值，则报实效错误，减小电源网络电阻Rvdd和接地电阻Rvss或增加ESD保护模块中电源钳位NMOS管NESD尺寸，重新仿真；

步骤10、如果电压监测器Efail电压没有超出所设置的极限值，则ESD保护模块有效，仿真结束。

4.根据权利要求3所述的一种芯片ESD保护电路的仿真方法，其特征在于，步骤1中，确定芯片需要达到的ESD级别为2000V的HBM模型。

5.根据权利要求3所述的一种芯片ESD保护电路的仿真方法，其特征在于，具体的，步骤3中通过数学建模，去拟合ESD电流特性曲线的具体步骤如下，

步骤3.1，通过以下的数学公式去描述ESD电流特性，得到拟合的ESD激励源的电流特性曲线；

当Time≤Td时；

当TimeTd时；

其中，Time为ESD放电过程中的时间坐标，Vhbm为确定芯片需要达到的ESD级别对应的模型电压；τ1为ESD电流上升的时间常数，τ2为ESD电流下降的时间常数，Td为ESD电流下降趋势开始时间点；

步骤3.2，通过调节时间参数τ1、τ2和Td使得拟合ESD激励源的电流特性曲线与工厂提供ESD电流特性曲线接近，从而得到用于ESD激励源的拟合ESD电流特性曲线。