[发明专利]非易失性存储器及其形成方法

说明书

本发明提供了一种非易失性存储器及其形成方法。通过在浮置栅极靠近字线的顶表面上形成第一尖端结构，以调整浮置栅极在靠近字线的端部形貌，使浮置栅极中靠近字线的端部具有第二尖端结构。基于此所构成的非易失性存储器中在其执行擦除操作时，能够增强浮置栅极在第二尖端结构处的电场强度，从而更有利于实现浮置栅极中的电子遂穿至字线中，有效提高了存储器的擦除效率。

技术领域

本发明涉及半导体技术领域，特别涉及一种非易失性存储器及其形成方法。

背景技术

由于应用需求的推动，非易失性存储器(Non-Volatile Memory，NVM) 迅速发展。在各种非易失性存储器的产品中，其能够进行多次数据的存入、读取、擦除等动作，已成为个人电脑和电子设备所广泛采用的一种存储器元件。通常，非易失性存储器中设置有浮置栅极(floating gate)，以及浮置栅极与其他组件之间的耦合率(coupling ratio，CR)会直接影响耦合至所述浮置栅极上的耦合电压的大小，进而会对非易失性存储器的操作效率产生影响。

例如，图1a为现有的一种非易失性存储器的结构示意图，图1a所示的非易失性存储器中包括浮置栅极、控制栅、漏掺杂区和源掺杂区。通常而言，在执行编程过程时，会希望浮置栅极具备较高的电位以增强纵向电场，从而有利于将电子吸引到浮置栅极上。而在编程过程中，大部分是利用漏掺杂区和浮置栅极的电容耦合效应以实现耦合电压被施加至浮置栅极上，其中漏掺杂区耦合至浮置栅极上的耦合电压的公式为：

Vfg＝Vd x CR＝Vd x Cfd/(Cfd+Cfs)，

其中，Vfg，表示浮置栅极上的耦合电压；

Vd，表示施加在漏掺杂区上的电压；

CR，表示浮置栅极和漏掺杂区的耦合率；

Cfs，表示浮置栅极和衬底重叠所构成的电容；

Cfd，表示浮置栅极和漏掺杂区重叠所构成的电容。

由此可见，为了提高非易失性存储器的编程效率，一个有效的手段为增加浮置栅极和漏掺杂区的耦合率CR。然而，通过增加浮置栅极和漏掺杂区之间的重叠空间，以提高浮置栅极和漏掺杂区之间的耦合率，这势必会导致整个存储器的尺寸增加。

基于此，在专利号为US6352895B1中其公开了另一种非易失性存储器。具体参考图1b所示，在图1b所示的非易失性存储器中，通过在浮置栅极 FG上设置一ONO电容器10，以增加浮置栅极FG的总耦合率，从而有利于提高非易失性存储器的编程效率。

然而，虽然图1b提供的非易失性存储器能够提高其编程操作效率，但是图1b中的非易失性存储器在其执行擦除操作时，仍需要较大的操作电压，而不利于实现高效率的擦除操作。

发明内容

本发明的目的在于提供一种非易失性存储器，以解决现有的非易失性存储器存在擦除效率低的问题。

为解决上述技术问题，本发明提供一种非易失性存储器，包括：

至少一衬底，所述衬底中设置有多个有源区，以及在所述有源区中形成有一源掺杂区和一漏掺杂区；

至少一浮置栅极，形成在所述衬底的所述有源区上，所述浮置栅极位于所述源掺杂区和所述漏掺杂区之间并部分遮盖所述源掺杂区，并且所述浮置栅极远离所述源掺杂区的顶表面上形成有一第一尖端结构，所述第一尖端结构指向所述漏掺杂区，以及述浮置栅极中与所述第一尖端结构接壤的顶表面和所述浮置栅极的侧壁连接构成第二尖端结构；

至少一第一侧墙，形成在所述浮置栅极的上方；

至少一源极线，形成在所述衬底的所述有源区上，其中所述源极线位于所述浮置栅极靠近所述源掺杂区的一侧，以使源极线与所述源掺杂区电性连接；以及，