[发明专利]一种高速判决器

说明书

本发明涉及高速数据传输技术领域，尤其涉及一种高速判决器，包括：一第一支路与一第二支路，第一支路与第二支路并联连接于一电源端与一时钟信号输入端之间；第一支路用以提供一正相输入端，第二支路用以提供一反相输入端；于正相输入端与电源端设置一第一调节点，于反相输入端与电源端设置一第二调节点；于第一调节点与第二调节点之间设置一调节支路，调节支路用以调节时钟信号变化的响应速度。本发明的技术方案有益效果在于：增加调节支路，以调节时钟信号变化的响应速度，进一步提升了电路的响应时间，从而提升高速判决器的分辨率，进而提升高速判决器对时钟与数据恢复的性能。

技术领域

本发明涉及高速数据传输技术领域，尤其涉及一种高速判决器。

背景技术

目前，用于高速时钟与数据恢复电路中的判决器，如图1所示，判决器包括差分电路与决判电路，其中，当时钟信号CLK为低时，高速判决器处于复位状态，此时，这时候正相输出端Out+与负相输出端Out-均为高电平；当时钟信号CLK变为高时，此时，输入电路中对输入信号In+和In-的电平做出判断，由于有正反馈电路的存在，其中正反馈电路包括开关管M3、M4与M2、M1组成，该正反馈电路会对高电平的一段的输出拉到低，而输入电平较低的一端输出拉到高。

应用上述电路，由于开关管M3和M1的源端的初始电压为高，所以需要一定的反应时间，从而降低了上述判决器的速度。

发明内容

针对现有技术中存在的上述问题，现提供一种高速判决器。

具体技术方案如下：

一种高速判决器，应用于高速时钟与数据恢复电路中，其中包括：

一第一支路与一第二支路，所述第一支路与所述第二支路并联连接于一电源端与一时钟信号输入端之间；

所述第一支路用以提供一正相输入端，所述第二支路用以提供一反相输入端；于所述正相输入端与所述电源端设置一第一调节点，于所述反相输入端与所述电源端设置一第二调节点；

于所述第一调节点与所述第二调节点之间设置一调节支路，所述调节支路用以调节时钟信号变化的响应速度。

优选的，所述调节支路包括：

一第一MOS管，所述第一MOS管的栅极连接所述时钟信号输入端，所述第一MOS管的源极通过一第一电阻连接接地端，所述第一MOS管的漏极连接所述第一调节点；

一第二MOS管，所述第二MOS管的栅极连接所述时钟信号输入端，所述第二MOS管的源极连接所述第一MOS管的源极，所述第二MOS管的漏极连接所述第二调节点。

优选的，所述第一支路与所述第二支路组成一差分放大电路，所述差分放大电路包括：

一差分放大模块，可控制地连接于所述时钟信号输入端、所述正相输入端、所述反相输入端、所述第一调节点、所述第二调节点之间；

一判决模块，可控制地连接于所述第一调节点、所述第二调节点、正输出端及负输出端之间。

优选的，所述差分放大模块包括：

一第一开关管，所述第一开关管的栅极连接所述时钟信号输入端，所述第一开关管的源极连接接地端；

一第二开关管，所述第二开关管的栅极连接所述正相输入端，所述第二开关管的源极连接所述第一开关管的漏极，所述第二开关管的漏极连接所述第一调节点；

一第三开关管，所述第三开关管的栅极连接所述反相输入端，所述第三开关管的源极连接所述第二开关管的源极，所述第三开关管的漏极连接所述第二调节点。

优选的，所述判决模块包括：