[发明专利]一种高速判决器

权利要求书

1.一种高速判决器，应用于高速时钟与数据恢复电路中，其特征在于，包括：

一第一支路与一第二支路，所述第一支路与所述第二支路并联连接于一电源端与一时钟信号输入端之间；

所述第一支路用以提供一正相输入端，所述第二支路用以提供一反相输入端；于所述正相输入端与所述电源端设置一第一调节点，于所述反相输入端与所述电源端设置一第二调节点；

于所述第一调节点与所述第二调节点之间设置一调节支路，所述调节支路用以调节时钟信号变化的响应速度；

所述调节支路包括：

一第一MOS管，所述第一MOS管的栅极连接所述时钟信号输入端，所述第一MOS管的源极通过一第一电阻连接接地端，所述第一MOS管的漏极连接所述第一调节点；

一第二MOS管，所述第二MOS管的栅极连接所述时钟信号输入端，所述第二MOS管的源极连接所述第一MOS管的源极，所述第二MOS管的漏极连接所述第二调节点。

2.根据权利要求1所述的高速判决器，其特征在于，所述第一支路与所述第二支路组成一差分放大电路，所述差分放大电路包括：

一差分放大模块，可控制地连接于所述时钟信号输入端、所述正相输入端、所述反相输入端、所述第一调节点、所述第二调节点之间；

一判决模块，可控制地连接于所述第一调节点、所述第二调节点、正输出端及负输出端之间。

3.根据权利要求2所述的高速判决器，其特征在于，所述差分放大模块包括：

一第一开关管，所述第一开关管的栅极连接所述时钟信号输入端，所述第一开关管的源极连接接地端；

一第二开关管，所述第二开关管的栅极连接所述正相输入端，所述第二开关管的源极连接所述第一开关管的漏极，所述第二开关管的漏极连接所述第一调节点；

一第三开关管，所述第三开关管的栅极连接所述反相输入端，所述第三开关管的源极连接所述第二开关管的源极，所述第三开关管的漏极连接所述第二调节点。

4.根据权利要求2所述的高速判决器，其特征在于，所述判决模块包括：

一第四开关管，所述第四开关管的栅极连接所述时钟信号输入端，所述第四开关管的源极连接所述电源端，所述第四开关管的漏极连接所述负输出端；

一第五开关管，所述第五开关管的栅极连接所述正输出端，所述第五开关管的源极连接所述电源端，所述第五开关管的漏极连接所述负输出端；

一第六开关管，所述第六开关管的栅极连接所述负输出端，所述第六开关管的源极连接所述电源端，所述第六开关管的漏极连接所述正输出端；

一第七开关管，所述第七开关管的栅极连接所述时钟信号输入端，所述第七开关管的源极连接所述电源端，所述第七开关管的漏极连接所述正输出端；

一第八开关管，所述第八开关管的栅极连接于所述第五开关管的栅极，所述第八开关管的源极连接所述第一调节点，所述第八开关管的漏极连接所述第五开关管的漏极；

一第九开关管，所述第九开关管的栅极连接所述第六开关管的栅极，所述第九开关管的漏极连接所述第六开关管的漏极，所述第九开关管的源极连接所述第二调节点。

5.根据权利要求1所述的高速判决器，其特征在于，所述第一MOS管与所述第二MOS管分别为P型MOS管。

6.根据权利要求3所述的高速判决器，其特征在于，所述第一开关管、所述第二开关管及所述第三开关管分别为P型MOS管。

7.根据权利要求4所述的高速判决器，其特征在于，所述第四开关管、所述第五开关管、所述第六开关管及所述第七开关管分别为N型MOS管。

8.根据权利要求4所述的高速判决器，其特征在于，所述第八开关管、所述第九开关管分别为P型MOS管。