[发明专利]一种半导体结构及其制造方法

说明书

本发明提供了一种半导体结构及其制造方法，上述半导体结构包括沿上述半导体结构的高度方向贯穿介质层的通孔，上述通孔互连上述半导体结构的前段器件和上述半导体结构的后段金属线，通过执行第一刻蚀工艺和第二刻蚀工艺，使得所形成的上述通孔的正交于上述高度方向的横截面在上述后段金属线的延伸方向的第一尺寸大于在垂直于上述延伸方向的第二尺寸。根据本发明所提供的制造方法所形成的通孔结构，能够在不通过修改光罩的情况下，保持通孔的第二方向特征尺寸不变，并扩大第一方向的特征尺寸，从而有效降低位于通孔中的金属触点的阻值，并且不会造成第二方向上的器件短路。

技术领域

本发明涉及半导体结构及其制造方法，尤其设计一种通孔结构及其制造方法。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着28nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过28nm工艺制造出的两个独立组件之间的距离仅仅约为一百多个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。

对于如何提高28nm半导体器件的性能已经是半导体制造行业内的当务之急，同时也是巨大的挑战。目前，可以通过减低半导体器件后段金属层中的开尔文通孔(KelvinVia)的阻值去改善28nm半导体器件的性能。在减低开尔文通孔的阻值方面，放大开尔文通孔的特征尺寸(CD，Critical Dimension)被认为是一种有效的方法。

然而，如前所述，在半导体器件的特征尺寸均在日益微缩的情况下，放大开尔文通孔的特征尺寸意味着开尔文通孔与后段金属层中的其他通孔和金属线之间短路的可能性大大增加，从而导致半导体器件的良率下降，这是本领域技术人员不愿意看到的。

更进一步的，在放大开尔文通孔的特征尺寸的实现方法上，通过修改光罩来修改器件的版图设计是一种最普遍的做法。然而，由于开尔文通孔位置的特殊性，其系位于转折区的通孔，擅自更改开尔文通孔的特征尺寸需要大量改动整个半导体器件的版图设计，增加了半导体器件制造工艺的成本。

因此，亟需要一种半导体结构的制造方法，能够通过不改变光罩而改变开尔文通孔的特征尺寸，来降低开尔文通孔的阻值，同时通过上述制造方法所制造的开尔文通孔样貌不会增加与后段金属层中的其他通孔和金属线之间短路的可能性，以保证半导体结构的良率。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

如上所述，为了解决上述问题，本发明提供了一种半导体结构的制造方法，用以形成沿上述半导体结构的高度方向贯穿介质层的通孔，上述制造方法包括：

提供衬底，其中，上述衬底中形成有上述半导体结构的前段器件，上述前段器件通过上述通孔电连接于上述半导体结构的后段金属线，上述衬底上部形成有覆盖上述衬底的上述介质层；在对应上述前段器件的位置执行第一刻蚀工艺，上述第一刻蚀工艺在上述介质层的上部形成部分通孔；以及执行第二刻蚀工艺，上述第二刻蚀工艺使上述通孔沿上述高度方向贯穿上述介质层，以暴露上述前段器件，其中，上述第一刻蚀工艺和上述第二刻蚀工艺使所形成的上述通孔的正交于上述高度方向的横截面在上述后段金属线的延伸方向的第一尺寸大于在垂直于上述延伸方向的第二尺寸。