[发明专利]自旋存算一体芯片

权利要求书

1.一种自旋存算一体芯片，其特征在于，包括：自旋阵列模块和外围电路；

所述自旋阵列模块与所述外围电路相连；

所述外围电路用于辅助所述自旋阵列模块进行数据的存储与计算；

所述自旋阵列模块包括阵列分布的一个以上的自旋存算器，相邻的所述自旋存算器之间相连并进行数据的传输，所述自旋存算器用于数据的存储与计算；

其中，所述自旋存算器中包括第一存储单元，所述第一存储单元用于存储需要长时间保存的数据，所述第一存储单元为MRAM存储阵列；

所述自旋存算器还包括第二存储单元、计算单元和控制单元；

所述第二存储单元用于缓存，来存储计算过程中产生的中间数据；

所述计算单元分别与所述第一存储单元和所述第二存储单元相连，用于将所述第一存储单元存储的数据经过计算后输送到所述第二存储单元；

所述控制单元分别与所述第一存储单元、所述第二存储单元和所述计算单元相连，用于控制所述第一存储单元、第二存储单元和所述计算单元工作。

2.根据权利要求1所述的一种自旋存算一体芯片，其特征在于，所述MRAM存储阵列包括一个以上的MRAM存储单元，所述MRAM存储单元呈阵列分布；

所述计算单元中包括阵列分布的ALU，所述第一存储单元中的MRAM存储单元分别与所述ALU相连；其中，ALU为算术逻辑部件运算器。

3.根据权利要求1所述的一种自旋存算一体芯片，其特征在于，所述第二存储单元为MRAM存储阵列或SRAM存储阵列。

4.根据权利要求1所述的一种自旋存算一体芯片，其特征在于，所述控制单元包括读写控制器、行地址译码器、列地址译码器、输入寻址单元和输出寻址单元；

所述读写控制器用于根据时钟信号来对整个所述自旋存算器的输入输出以及对所述第一存储单元和所述第二存储单元的寻址进行控制；

所述行地址译码器与所述列地址译码器用于将需要保存的数据写入所述第一存储单元；

所述输入寻址单元与所述计算单元相连，将需要处理的数据输入到所述计算单元中；

所述输出寻址单元与所述第二存储单元相连，将计算完成后的数据输入到所述第二存储单元中。

5.根据权利要求4所述的一种自旋存算一体芯片，其特征在于，所述外围电路包括控制模块、选择器模块、输入寄存器模块、输入编码模块、读出放大器模块、输出寄存器模块和数据通信模块；

所述控制模块，用于对芯片的数据输入输出和计算存储过程进行控制；

所述选择器模块分别与所述自旋阵列模块和所述控制模块连接，用于选择所述自旋存算器；

所述输入寄存器模块和所述输入编码模块均连接所述控制模块和自旋阵列模块，分别用于寄存输入接口接收的数据和对数据进行编码；

所述读出放大器模块，连接所述自旋阵列模块，用于对所述自旋阵列模块进行数据读取，并将读取的数据输送至所述输出寄存器模块；

所述输出寄存器模块，连接所述读出放大器模块和所述控制模块，用于寄存数据并通过输出接口进行输出；

所述数据通信模块，用于不同的所述自旋存算器之间的数据通信。

6.根据权利要求1所述的一种自旋存算一体芯片，其特征在于，还包括第三存储单元，所述第三存储单元为MRAM存储阵列，用于提供物理不可仿制功能，为所述自旋存算一体芯片提供唯一的身份标识。

7.一种包括权利要求1-6任意一项中所述的自旋存算一体芯片的处理终端，其特征在于，包括：微处理器和至少一个所述自旋存算一体芯片，通过接口数据线连接所述微处理器和所述自旋存算一体芯片。