[发明专利]存储系统和存储系统的操作方法

说明书

本发明公开了存储系统及存储系统的操作方法。存储系统包括：存储单元阵列，其适用于储存第一数据和用于校正第一数据的错误的第一奇偶校验位；以及错误校正电路，其适用于：产生第二预奇偶校验位，第二预奇偶校验位包括第一子奇偶校验位和第二子奇偶校验位；通过对校正子进行解码来产生第一奇偶校验位错误标志和第一数据错误标志；基于第一奇偶校验位错误标志来校正第一奇偶校验位的错误；基于用于产生第二子奇偶校验位的第一数据的错误信息来产生第二子奇偶校验位错误标志；以及基于第二子奇偶校验位错误标志来校正第二子奇偶校验位的任何错误。

相关申请的交叉引用

本申请要求于2018年4月9日提交的申请号为10-2018-0041138的韩国专利申请的优先权，其通过引用整体并入本文。

技术领域

本发明的各种实施例涉及存储系统，更具体地，涉及用于校正错误和降低功耗的存储系统以及用于操作存储系统的方法。

背景技术

广泛用于高性能电子系统的半导体器件的容量和操作速度正在增大。

动态随机存取存储器(DRAM)是一种半导体器件，是易失性存储器，其使用电容器作为基本储存元件。

随着DRAM的操作速度加快和DRAM的储存容量增加，逐渐需要更高可靠性的数据传送和更低的功耗。

为此，对包括执行操作以满足这些需求的适当地配置的电路的存储系统的需求日益增长。

发明内容

本发明的实施例涉及包括核心错误校正电路和链路错误校正电路两者的存储系统，以及用于操作所述存储系统的方法。

本发明的实施例涉及存储系统以及用于操作所述存储系统的方法，所述存储系统包括能够同时执行核心错误校正操作和链路错误校正操作的集成错误校正电路。

本发明的实施例涉及存储系统以及用于操作所述存储系统的方法，所述存储系统包括核心错误校正电路、链路错误校正电路和DBI部件中的全部。

本发明的实施例涉及存储系统以及用于操作所述存储系统的方法，所述存储系统包括能够同时执行核心错误校正操作和链路错误校正操作的DBI单元和错误校正电路两者。

根据本发明的一个实施例，一种存储系统包括：存储单元阵列，其适用于储存第一数据和第一奇偶校验位，所述第一奇偶校验位用于校正第一数据的错误；以及错误校正电路，其适用于产生第二数据和第二奇偶校验位，所述第二奇偶校验位包括通过校正所述第一奇偶校验位的错误得到的比特位和通过校正第二子奇偶校验位的错误得到的比特位；其中，所述错误校正电路包括：单错误校正和双错误检测(SECDED)奇偶校验位发生器，其适用于产生第二预奇偶校验位，所述第二预奇偶校验位包括第一子奇偶校验位和所述第二子奇偶校验位；校正子解码器，其适用于通过对校正子进行解码来产生第一奇偶校验位错误标志和第一数据错误标志；SEC奇偶校验位校正器，其适用于基于所述第一奇偶校验位错误标志来校正所述第一奇偶校验位的错误；DED奇偶校验位错误检测器，其适用于基于用于产生所述第二子奇偶校验位的所述第一数据的错误信息来产生第二子奇偶校验位错误标志；以及DED奇偶校验位校正器，其适用于基于所述第二子奇偶校验位错误标志来校正所述第二子奇偶校验位的任何错误。

根据本发明的另一实施例，一种用于操作存储系统的方法，包括：产生第二数据和第二奇偶校验位，所述第二奇偶校验位包括通过校正第一奇偶校验位的错误而得到的比特位和通过校正第二子奇偶校验位的错误而得到的比特位；产生第二预奇偶校验位，所述第二预奇偶校验位包括第一子奇偶校验位和所述第二子奇偶校验位；通过对校正子进行解码来产生第一奇偶校验位错误标志和第一数据错误标志；基于所述第一奇偶校验位错误标志来校正所述第一奇偶校验位的错误；基于用于产生所述第二子奇偶校验位的所述第一数据的错误信息来产生第二子奇偶校验位错误标志；以及基于所述第二子奇偶校验位错误标志来校正所述第二子奇偶校验位的任何错误。