[发明专利]减少高电压晶体管的数量的NAND闪存装置

说明书

本发明公开了减少高电压晶体管的数量的NAND闪存装置，包括：偶数位线；奇数位线；共源极线；存储阵列，包括偶单元串及奇单元串，偶单元串及奇单元串分别包括多个单元晶体管、源选择晶体管以及漏极选择晶体管，多个单元晶体管以NAND串的形态配置，源选择晶体管以使配置于多个单元晶体管一端的一侧接合部与共源极线相连接的方式驱动，漏极选择晶体管以使配置于多个单元晶体管另一端的一侧接合部与相对应的偶数位线及奇数位线相连接的方式驱动；偶放电晶体管，以使偶数位线与共源极线相连接的方式驱动；以及奇放电晶体管，以使奇数位线与共源极线相连接的方式驱动。本发明的NAND闪存装置通过减少高电压晶体管的数量来减少整体布局面积。

技术领域

本发明涉及NAND闪存装置，尤其，涉及可减少高电压晶体管的数量的NAND闪存装置。

背景技术

NAND闪存装置在未供给电源的状态下也可保存数据，可一次性消除所选择的块的多个单元晶体管。

图1为示出以往的NAND闪存装置的图。为了高集成化，NAND闪存装置构成包括控制栅极和浮动栅极的N-通道形的多个单元晶体管MC1:n以串联连接的串STRe、STRo。此时，在上述串STRe、STRo中，多个单元晶体管MC1:n通过配置于两侧的源选择晶体管TRa及漏极选择晶体管TRb与共源极线CSL及偶数位线BLe、奇数位线BLo电连接。

此时，NAND闪存装置的典型的消除工作通过在将低电压(low)或负电压(negativevoltage)向多个单元晶体管MC1:n的控制栅极施加的过程中将20V左右的高电压向井WELL施加来执行。在此情况下，与串STRe、STRo相连接的偶数位线BLe、奇数位线BLo的电压可上升至20V左右。而且，执行消除工作之后的上述偶数位线BLe、奇数位线BLo通过与多个放电信号DISCHe、DISCHo选通的多个放电晶体管TRDe、TRDo放电为偏压VBIAS。

另一方面，在NAND闪存装置中，相当多的多个晶体管具有厚度与上述源选择晶体管TRa及漏极选择晶体管TRb的厚度相同的栅极膜，在栅极端子以2.3V左右的电源电压VDD进行控制。在此情况下，在这种多个晶体管与上升至20V左右的偶数位线BLe、奇数位线BLo直接连接的情况下，栅极膜可被破损。

因此，在图1的以往的NAND闪存装置中，为了防止这种栅极膜的破损，与上述偶数位线BLe、奇数位线BLo相连接的多个放电晶体管TRDe、TRDo由比栅极膜的厚度厚的高电压晶体管构成。作为参照，通过偶选择信号BSLe、奇选择信号BSLo选通的偶选择多个晶体管TRSe、奇选择多个晶体管TRSo也由高电压晶体管构成。

但是，在这种高电压晶体管的情况下，所需的布局面积非常大，这是NAND闪存装置的高集成化的负担。

因此，NAND闪存装置需要减少所使用的高电压晶体管的数量。

现有技术文献：韩国公开专利号第10-2002-0069092号，公开日：2002年08月29日。

发明内容

本发明的目的在于，提供减少所需的高电压晶体管的数量来整体减少布局面积的NAND闪存装置。

用于实现上述目的的本发明的一实施方式涉及NAND闪存装置。本发明的NAND闪存装置包括：偶数位线；奇数位线；共源极线；存储阵列，包括偶单元串及奇单元串，上述偶单元串及上述奇单元串分别包括多个单元晶体管、源选择晶体管以及漏极选择晶体管，上述多个单元晶体管以NAND串的形态配置，上述源选择晶体管响应于源选择信号来以使配置于上述多个单元晶体管的一端的上述单元晶体管的一侧接合部与上述共源极线相连接的方式驱动，上述漏极选择晶体管响应于漏极选择信号来以使配置于上述多个单元晶体管的另一端的上述单元晶体管的一侧接合部与相对应的上述偶数位线及奇数位线相连接的方式驱动；偶放电晶体管，响应于偶放电信号来以使上述偶数位线与上述共源极线相连接的方式驱动；以及奇放电晶体管，响应于奇放电信号来以使上述奇数位线与上述共源极线相连接的方式驱动。