[发明专利]NAND flash栅形成方法

说明书

本发明公开了一种采用自对准双重成像技术(SADP)实现的NAND flash栅形成方法，包括：在SADP制程定义最小操作擦写读单元时，将定义的最小操作擦写读单元区域延伸到选择栅区域，定义硬掩膜窗口的过程中将选择栅区域形成的自对准双重图形去除，光刻形成选择栅图形。本发明能去除最小操作擦写读单元区阵列边缘外围一根line负载作用带来的关键尺寸异常，能够较好的形成最小操作擦写读单元图形和选择栅图形。

技术领域

本发明涉及集成电路领域，特别是涉及一种NAND flash栅形成方法。

背景技术

对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。

Nand-flash存储器是flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。NAND Flash的数据是以bit的方式保存在最小操作擦写读单元memory cell，简称cell，一般来说，一个最小操作擦写读单元CELL中只能存储一个bit。这些最小操作擦写读单元CELL以8个或者16个为单位，连成bit line，形成所谓的byte(x8)/word(x16)，这就是NAND Device的位宽。这些Line会再组成Page。具体一片flash上有多少个Block视需要所定。Nand-flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。

在制备NAND闪存过程中，间隔物图案化技术(Spacer patterning technology，SPT)以及自对准双图案技术(self aligned double patterning，SADP)均可以用来制备纳米尺度的晶体管，采用所述方法处理半导体的晶片时通常使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征，在这些光刻工艺中，光刻胶材料沉积在晶片上，然后暴露于经过中间掩膜过滤的光线，通过中间掩膜后，该光线接触该光刻胶材料的表面，该光线改变该光刻胶材料的化学成分从而显影机可以去除该光刻胶材料的一部分，得到所需要的图案，

20nm NAND在2X generation节点下，由于ArF的曝光极限，栅环GT loop的最小操作擦写读单元CELL区采用自对准双图案工艺技术来形成最终pitchpitch＝line+space，两“单元”其中心间之距离为38nm的图形pattern。栅光刻GT photo时再定义外围Peri区的图形pattern，包括选择栅select gate。在这种策略scheme下，最小操作擦写读单元CELL区最外面一根line由于刻蚀过程etch process中的负载作用loading effect，最终刻蚀后的关键尺寸CD会跟最小操作擦写读单元阵列cell array中间line的关键尺寸CD差异较大，为了去除这种现象，提出了一种新的Peri区gate形成方法。

发明内容

本发明要解决的技术问题是提供一种能避免NAND flash最小操作擦写读单元CELL阵列最外围line的关键尺寸CD差异的NAND flash栅形成方法。

为解决上述技术问题，本发明提供的NAND flash栅形成方法,采用自对准双重成像技术SADP实现，包括以下步骤：