[发明专利]半导体存储器件及其操作方法

说明书

一种半导体存储器件的操作方法包括：基于输入到跨域单元整体复位信号发生器中的跨域单元复位信号而产生跨域单元整体复位信号；以及在数据时钟不跳变的数据时钟准备区段期间，基于跨域单元整体复位信号而将与跨域单元的数据时钟同步的计数器复位。

相关申请的交叉引用

本申请要求2018年4月6日提交的申请号为10-2018-0040550的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体存储器件，且更具体地涉及同步半导体存储器件。

背景技术

半导体存储器件正在被开发以提高半导体存储器件的集成度和操作速度。为了增大半导体存储器件的操作速度，同步存储器件已被开发出来。同步存储器件能够同步于从存储器芯片外部接收的时钟信号而操作。已提出了在外部时钟的单个周期期间(特别是同步于外部时钟的上升沿)通过单个数据引脚输入或者输出一条数据的单数据速率(SDR)同步半导体存储器件。然而，SDR同步半导体存储器件对于需要高速操作的系统来说是不足的。

具体说来，半导体存储器件响应于从数据处理装置(如存储器控制器)提供的读取命令而输出与从数据处理装置随同读取命令一起被提供的读取地址相对应的读取数据。另外，半导体存储器件响应于从数据处理装置提供的写入命令而储存与从数据处理装置随同写入命令一起被提供的写入地址相对应的写入数据。半导体存储器件的这种读取操作和写入操作需要高度操作。

通常，半导体存储器件的性能随着其读取操作和写入操作的速度变快而被评估为良好。特别地，对于处理大量数据(诸如图像数据)的半导体存储器件来说，输出储存的数据所需的时间是一个重要的评估因素。此外，当半导体存储器件将准确的数据输出到系统时，系统可以稳定操作。

为了实现更高的数据输入和输出，提出了在从外部提供的系统时钟的上升沿和下降沿处输入或者输出两比特位数据的半导体存储器件。即，半导体存储器件在系统时钟的单个周期期间输入或者输出四比特位的数据。为了在系统时钟的单个周期期间实现四比特位数据的输入和输出，半导体存储器件使用具有系统时钟频率两倍大的频率的数据时钟。

即，半导体存储器件使用系统时钟以从外部源接收地址和命令、而使用数据时钟以在系统时钟的单个周期中实现四比特位数据的输入和输出。

需要跨域单元来将与系统时钟同步的读取信号和写入信号改变为与数据时钟同步。

跨域单元包括与系统时钟同步的计数器和与数据时钟同步的计数器。

对于跨域单元的正常操作来说，需要将与系统时钟同步的计数器和与数据时钟同步的计数器复位的操作。

发明内容

各种实施例涉及有效地将跨域单元的计数器(尤其是与数据时钟同步的计数器)复位的方法。

在本发明的一个示例性实施例中，一种半导体存储器件的操作方法可以包括：基于输入到跨域单元整体复位信号发生器的跨域单元复位信号而产生跨域单元整体复位信号；以及在数据时钟不跳变的数据时钟准备区段期间，基于所述跨域单元整体复位信号而将与跨域单元的所述数据时钟同步的计数器复位。

产生所述跨域单元整体复位信号的步骤包括：当所述跨域单元复位信号落入所述数据时钟准备区段中时，产生与所述跨域单元复位信号相同的所述跨域单元整体复位信号。

产生所述跨域单元整体复位信号的步骤包括：当所述跨域单元复位信号未落入所述数据时钟准备区段中时，通过将所述跨域单元复位信号延迟预定的时间量来产生落入所述数据时钟准备区段中的所述跨域单元整体复位信号。

所述方法还可以包括：通过将从数据时钟输入缓冲器输出的预备数据时钟信号分频来产生数据时钟。