[发明专利]一种控制M.3 SSD中PWDIS信号的系统及方法

说明书

本申请公开了一种控制M.3 SSD中PWDIS信号的系统及方法，该系统包括：第一控制模块、第二控制模块、或门、Switch芯片以及M.3连接器，或门的输入端分别与第一控制模块和第二控制模块连接，或门的输出端依次通过Switch芯片和M.3连接器与M.3 SSD连接。本申请中的方法包括：解析来自CPU的VPP信号，并根据VPP信号输出相应电平的第一PWDIS信号；解析来自BMC的I2C信号，并根据I2C信号输出相应电平的第二PWDIS信号；对第一PWDIS信号和第二PWDIS信号进行或运算，获取PWDIS信号；PWDIS信号经由Switch芯片和M.3连接器传输至M.3 SSD。通过本申请，能够扩展M.3 SSD的应用场景，提高M.3 SSD的易维护性。

技术领域

本申请涉及M.3 SSD（Solid State Drives，固态硬盘）信号控制技术领域，特别是涉及一种控制M.3 SSD中PWDIS信号的系统及方法。

背景技术

M.3 SSD中通常有两组电源：12V和3V3_AUX。其中，12V是M.3 SSD的主要电源，主要用于M.3 SSD的读写等操作；3V3_AUX主要用于支持M.3 SSD内部的边带信号模块。当12V停止供电时，M.3 SSD处于休眠状态时，系统仍可以通过SMBus读取M.3 SSD的容量、温度以及其他信息。

为描述M.3 SSD中两组电源的工作状态，M.3 SSD接口中定义有PWDIS（PowerDisable，断电）信号。此信号高电平有效，当此信号为高电平时，M.3 SSD的12V供电会被停掉，12V供电相关的功能进入休眠状态，不再响应系统的读写请求，而3V3_AUX供电相关的功能正常运行。因此，对M.3 SSD中的PWDIS信号进行控制，是M.3 SSD开发研究中的一个重要问题。

目前，对M.3 SSD中PWDIS信号并没有成熟的控制方案，通常只是将PWDIS信号保持拉低，以避免M.3 SSD异常下电。

然而，目前对PWDIS信号的控制方法中，由于只是将PWDIS信号保持拉低，控制方法单一，不利于扩展M.3 SSD的应用场景，使得M.3 SSD的应用场景较少。

发明内容

本申请提供了一种控制M.3 SSD中PWDIS信号的系统及方法，以解决现有技术中对PWDIS信号的控制方法单一，不利于扩展M.3 SSD的应用场景的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种控制M.3 SSD中PWDIS信号的系统，所述系统包括：第一控制模块、第二控制模块、或门、Switch（开关）芯片以及M.3连接器，所述或门的输入端分别与第一控制模块和第二控制模块连接，所述或门的输出端依次通过所述Switch芯片和M.3连接器与M.3 SSD连接；

所述第一控制模块，用于解析来自CPU的VPP信号，根据所述VPP信号输出相应电平的第一PWDIS信号，以及根据M.3 SSD的在位信息控制Switch芯片的通断；

所述第二控制模块，用于解析来自BMC（Baseboard Management Controller，基板管理控制器）的I2C（Inter－Integrated Circuit，集成电路总线，用于连接微控制器及其外围设备）信号，根据所述I2C信号输出相应电平的第二PWDIS信号，以及将M.3 SSD的在位信息传输至BMC；

所述或门，用于将所述第一PWDIS信号和第二PWDIS信号进行或运算，获取PWDIS信号。

可选地，所述第一控制模块为一CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件），所述第二控制模块为一I2C扩展芯片。

可选地，所述I2C扩展芯片为PCA9555芯片。