[发明专利]一种控制M.3 SSD中PWDIS信号的系统及方法

权利要求书

1.一种控制M.3 SSD中PWDIS信号的系统，其特征在于，所述系统包括：第一控制模块、第二控制模块、或门、Switch芯片以及M.3连接器，所述或门的输入端分别与第一控制模块和第二控制模块连接，所述或门的输出端依次通过所述Switch芯片和M.3连接器与M.3 SSD连接；

所述第一控制模块，用于解析来自CPU的VPP信号，根据所述VPP信号输出相应电平的第一PWDIS信号，以及根据M.3 SSD的在位信息控制Switch芯片的通断；

所述第二控制模块，用于解析来自BMC的I2C信号，根据所述I2C信号输出相应电平的第二PWDIS信号，以及将M.3 SSD的在位信息传输至BMC；

所述或门，用于将所述第一PWDIS信号和第二PWDIS信号进行或运算，获取PWDIS信号；

其中，所述第一控制模块为一CPLD，所述第二控制模块为一I2C扩展芯片；

所述CPLD，用于获取来自CPU的VPP信号，当VPP信号中的PWREN#bit为低电平时，CPLD输出低电平的第一PWDIS信号，当VPP信号中的PWREN#bit为高电平时，CPLD输出高电平的第一PWDIS信号；

所述I2C扩展芯片，用于获取来自BMC的I2C信号，当I2C信号中控制M.3 SSD下电的bit为高电平时，I2C扩展芯片输出高电平的第二PWDIS信号，当I2C信号中控制M.3 SSD下电的bit为低电平时，I2C扩展芯片输出低电平的第二PWDIS信号。

2.根据权利要求1所述的一种控制M.3 SSD中PWDIS信号的系统，其特征在于，所述I2C扩展芯片为PCA9555芯片。

3.根据权利要求1或2所述的一种控制M.3 SSD中PWDIS信号的系统，其特征在于，所述系统中还包括一下拉电阻，所述下拉电阻设置于所述Switch芯片与M.3连接器之间的信号线上。

4.一种控制M.3 SSD中PWDIS信号的方法，其特征在于，所述方法包括：

利用CPLD解析来自CPU的VPP信号，并根据所述VPP信号输出相应电平的第一PWDIS信号，以及根据M.3 SSD的在位信息控制Switch芯片的通断；

利用I2C扩展芯片解析来自BMC的I2C信号，并根据所述I2C信号输出相应电平的第二PWDIS信号，以及将M.3 SSD的在位信息传输至BMC；

对所述第一PWDIS信号和第二PWDIS信号进行或运算，获取PWDIS信号；

所述PWDIS信号经由Switch芯片和M.3连接器传输至M.3 SSD；

其中，所述利用CPLD解析来自CPU的VPP信号，并根据所述VPP信号输出相应电平的第一PWDIS信号，包括：

CPLD获取来自CPU的VPP信号；

当VPP信号中的PWREN#bit为低电平时，CPLD输出低电平的第一PWDIS信号；

当VPP信号中的PWREN#bit为高电平时，CPLD输出高电平的第一PWDIS信号；

所述利用I2C扩展芯片解析来自BMC的I2C信号，并根据所述I2C信号输出相应电平的第二PWDIS信号，包括：

I2C扩展芯片获取来自BMC的I2C信号；

当I2C信号中控制M.3 SSD下电的bit为高电平时，I2C扩展芯片输出高电平的第二PWDIS信号；

当I2C信号中控制M.3 SSD下电的bit为低电平时，I2C扩展芯片输出低电平的第二PWDIS信号。

5.根据权利要求4所述的一种控制M.3 SSD中PWDIS信号的方法，其特征在于，所述方法还包括：

检测M.3 SSD的在位信息并分别回传给BMC和CPU；

根据M.3 SSD的在位信息控制Switch芯片的通断。