[发明专利]MOS器件的制作方法

说明书

本发明提供了一种MOS器件的制作方法。该制作方法包括以下步骤：在衬底上形成栅极，在衬底的第一区域和第三区域中形成第一重掺杂区，并去除位于第三区域中的部分第一重掺杂区，第三区域中剩余的第一重掺杂区构成第一源区部，第一区域中的第一重掺杂区构成漏区，衬底的第二区域构成沟道区；在被去除的第三区域中形成第二重掺杂区，第二重掺杂区与第一源区部接触，且第二重掺杂区与第一重掺杂区的掺杂类型相反；去除第一源区部中与第二重掺杂区接触的部分以形成隔离区域，剩余的第一源区部构成第二源区部，在隔离区域中形成分别与第二源区部和第二重掺杂区接触的金属区域，第二源区部、金属区域以及第二重掺杂区构成源区。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种MOS器件的制作方法。

背景技术

随着器件尺寸的不断缩小，半导体器件面临诸多问题，如沟道效应严重、泄漏电流大等等，上述问题均会导致器件具有高功耗。因此，功耗是目前晶体管领域面临的主要问题，通过降低器件的工作电压或使器件保持较高的开关比都能够有效地降低功耗。

为了有效降低器件功耗，现有技术中研究出了隧穿场效应晶体管(TFET)，TFET相比于现有技术中的MOS晶体管，能够具有更低的功耗。然而，其仍具有较高的开关比，从而导致功耗无法进一步降低。

因此，现有技术中亟需提供一种能够具有低功耗的MOS晶体管。

发明内容

本发明的主要目的在于提供一种MOS器件的制作方法，以提高一种能够具有低功耗的MOS晶体管。

为了实现上述目的，根据本发明的一个方面，提供了一种MOS器件的制作方法，包括以下步骤：S1，提供衬底，并在衬底上形成栅极，衬底具有位于栅极下方且顺次连接的第一区域、第二区域和第三区域，第二区域位于与栅极对应的衬底中，第二区域和第三区域位于栅极两侧的衬底中；S2，在第一区域和第三区域中形成第一重掺杂区，并去除位于第三区域中的部分第一重掺杂区，第三区域中剩余的第一重掺杂区构成第一源区部，第一区域中的第一重掺杂区构成漏区，第二区域构成沟道区；S3，在被去除的第三区域中形成第二重掺杂区，第二重掺杂区与第一源区部接触，且第二重掺杂区与第一重掺杂区的掺杂类型相反；S4，去除第一源区部中与第二重掺杂区接触的部分以形成隔离区域，剩余的第一源区部构成第二源区部，在隔离区域中形成分别与第二源区部和第二重掺杂区接触的金属区域，第二源区部、金属区域以及第二重掺杂区构成源区。

进一步地，第一重掺杂区和第二重掺杂区的掺杂浓度独立地选自10¹⁵～10²⁰。

进一步地，沿第一区域、第二区域和第三区域顺次排列的方向上第二源区部的宽度为2～20nm。

进一步地，沿第一区域、第二区域和第三区域顺次排列的方向上金属区域的宽度为1～20nm。

进一步地，形成金属区域的材料选自Ag、Au和W中的任一种或多种。

进一步地，衬底为SOI。

进一步地，步骤S2包括以下步骤：S21，形成包裹栅极的第一侧墙，并在位于第一侧墙两侧的衬底中形成第一重掺杂区；S22，将侧墙材料包裹在第一侧墙表面形成第二侧墙，并形成覆盖第二侧墙和第一重掺杂区的第一掩膜预备层；S23，刻蚀第一掩膜预备层中与第三区域接触的部分，以使第三区域中的部分第一重掺杂区的表面裸露，得到第一裸露表面，剩余的第一掩膜预备层构成第一掩膜层；S24，从第一裸露表面开始刻蚀第一重掺杂区，以得到漏区和第一源区部。

进一步地，衬底为SOI，包括顺序层叠的顶层硅、埋氧层和底层硅，在步骤S21中，在顶层硅中形成第一重掺杂区；在步骤S22中，在衬底上沉积氮化硅以形成第一掩膜预备层；在步骤S24中，干法刻蚀第一重掺杂区，以使埋氧层的部分表面裸露。