[发明专利]同步电路及与同步电路相关的方法

说明书

本申请公开了同步电路和与同步电路相关的方法。所述同步电路可以包括：可变延迟电路，其被配置为将第一时钟信号延迟根据延迟控制信号而变化的变化的延迟时间，并且被配置为输出所述可变延迟电路的经延迟的信号以作为第二时钟信号；相位检测器，其被配置为：通过检测所述第一时钟信号与所述第二时钟信号之间的相位差来产生相位检测信号；以及延迟控制电路，其被配置为根据所述相位检测信号来执行相位不稳定时段检测操作，并且被配置为执行延迟跳过操作以调节所述延迟控制信号来使得在延迟时间调整操作中跳过在所述相位不稳定时段检测操作中检测到的相位不稳定时段。

相关申请的交叉引用

本申请要求于2018年5月24日向韩国知识产权局提交的申请号为10-2018-0059173的韩国申请的优先权，其通过引用整体并入本文。

技术领域

各种实施例总体而言涉及半导体电路，并且更具体地，涉及同步电路及与同步电路相关的方法。

背景技术

半导体器件(例如半导体存储器或用于控制半导体存储器的控制器)利用与输出数据同步的时钟信号(例如，数据选通信号DQS)来传送输出数据。

半导体器件将时钟信号的相位调节为期望值，并且与时钟信号同步地输出数据。

例如，延迟锁定环通过延迟时间调整(delay time tuning)操作来输出具有期望相位的时钟信号，并且与时钟信号同步地输出数据。

随着时钟信号的频率的增加，延迟时间调整操作的准确度和速度可以作为用来确定同步电路所应用于的半导体器件的性能的重要因素。

发明内容

在一个实施例中，一种同步电路可以包括：可变延迟电路，其被配置为将第一时钟信号延迟根据延迟控制信号而变化的变化的延迟时间，并且被配置为输出所述可变延迟电路的经延迟的信号以作为第二时钟信号；相位检测器，其被配置为通过检测所述第一时钟信号与所述第二时钟信号之间的相位差来产生相位检测信号；以及延迟控制电路，其被配置为根据所述相位检测信号来执行相位不稳定时段检测操作，以及被配置为执行延迟跳过操作以调节所述延迟控制信号来使得在延迟时间调整操作中跳过在所述相位不稳定时段检测操作中检测到的相位不稳定时段。

在一个实施例中，一种同步电路可以包括：第一延迟电路，其被配置为将第一时钟信号延迟根据第一延迟控制信号而变化的变化的延迟时间，并且被配置为输出所述第一延迟电路的经延迟的信号；第二延迟电路，其被配置为将所述第一延迟电路的输出信号延迟根据第二延迟控制信号而变化的变化的延迟时间，以及被配置为输出所述第二延迟电路的经延迟的信号以作为第二时钟信号；相位检测器，其被配置为通过检测所述第一时钟信号与所述第二时钟信号之间的相位差来产生相位检测信号；跳过时段信息生成电路，其被配置为通过根据所述相位检测信号执行相位不稳定时段检测操作来产生跳过时段信息；以及延迟控制信号生成电路，其被配置为根据所述跳过时段信息来调节所述第二延迟控制信号以使得在延迟时间调整操作中跳过在所述相位不稳定时段检测操作中检测到的相位不稳定时段。

在一个实施例中，一种用于操作同步电路的方法可以包括：确定所述同步电路的当前操作状态是否是加电序列；当所述当前操作状态是所述加电序列时，通过控制第二延迟电路来执行相位不稳定时段检测操作；将与在所述相位不稳定时段检测操作中检测到的相位不稳定时段相对应的所述第二延迟电路的单位延迟的数量储存为跳过时段信息；以及当所述当前操作状态不是所述加电序列时，通过控制第一延迟电路和所述第二延迟电路来执行延迟时间调整操作。可以根据所述跳过时段信息来控制所述第二延迟电路，以使得当执行所述延迟时间调整操作时跳过所述相位不稳定时段。

附图说明

图1示出了根据一个实施例的同步电路的配置。

图2示出了根据一个实施例的图1的粗延迟线的配置。

图3示出了根据一个实施例的图1的细延迟线的配置。