[发明专利]同步电路及与同步电路相关的方法

权利要求书

1.一种同步电路，包括：

可变延迟电路，其被配置为将第一时钟信号延迟根据延迟控制信号而变化的变化的延迟时间，并且被配置为输出所述可变延迟电路的经延迟的信号以作为第二时钟信号；

相位检测器，其被配置为通过检测所述第一时钟信号与所述第二时钟信号之间的相位差来产生相位检测信号；以及

延迟控制电路，其被配置为根据所述相位检测信号来执行相位不稳定时段检测操作，并且被配置为根据跳过时段信息执行延迟跳过操作以调节所述延迟控制信号使得在延迟时间调整操作中跳过在所述相位不稳定时段检测操作中检测到的相位不稳定时段，

其中，所述延迟控制电路包括跳过时段信息生成电路，所述跳过时段信息生成电路被配置为通过根据所述相位检测信号执行相位不稳定时段检测操作来产生跳过所述时段信息。

2.根据权利要求1所述的同步电路，其中，所述可变延迟电路包括：

第一延迟电路，其包括第一单位延迟；以及

第二延迟电路，其包括第二单位延迟，所述第二单位延迟被配置为具有比所述第一延迟电路的所述第一单位延迟更小的延迟时间。

3.根据权利要求2所述的同步电路，其中，所述第一延迟电路包括：

所述第一单位延迟，其被配置为将所述第一时钟信号顺序地延迟并输出所述第一单位延迟的经延迟的信号；以及

多路复用器，其被配置为通过根据所述延迟控制信号之中的第一延迟控制信号选择所述第一单位延迟的所述经延迟的信号中的任何一个来产生输出信号。

4.根据权利要求2所述的同步电路，其中，所述第二延迟电路包括：

所述第二单位延迟，其被配置为将所述第一延迟电路的输出信号顺序地延迟并输出所述第二单位延迟的经延迟的信号；以及

多路复用器，其被配置为通过根据所述延迟控制信号之中的第二延迟控制信号选择所述第二单位延迟的所述经延迟的信号中的任何一个来产生输出信号。

5.根据权利要求1所述的同步电路，其中，当所述同步电路的当前操作状态是加电序列时，所述延迟控制电路执行所述相位不稳定时段检测操作。

6.根据权利要求5所述的同步电路，其中，所述延迟控制电路根据加电信号的边沿信息来识别所述加电序列。

7.根据权利要求5所述的同步电路，其中，当所述同步电路的当前操作状态不是所述加电序列时，所述延迟控制电路使用在执行所述延迟跳过操作之前执行的所述相位不稳定时段检测操作的结果来执行所述延迟跳过操作。

8.根据权利要求1所述的同步电路，

其中，所述延迟控制电路通过执行多个相位检测操作集合来执行所述相位不稳定时段检测操作，

其中，通过对每个所述相位检测操作集合不同地设置所述可变延迟电路的所述变化的延迟时间来执行所述多个相位检测操作集合，以及

其中，每个所述相位检测操作集合包括在所述可变延迟电路的所述变化的延迟时间被固定的时候执行的多个相位检测。

9.根据权利要求8所述的同步电路，其中，当所述多个相位检测的任何一个结果具有与所述多个相位检测的任何其他结果不同的值时，所述延迟控制电路将对应的相位检测操作集合检测为相位不稳定时段。

10.根据权利要求1所述的同步电路，其中，所述跳过时段信息生成电路包括：

移位寄存器，其被配置为将所述相位检测信号顺序地移位并输出经移位的信号；

逻辑门，其被配置为对所述移位寄存器的输出信号执行逻辑运算，并且被配置为输出逻辑运算结果；

计数器，其被配置为通过对所述逻辑门的输出信号进行计数来产生相位不稳定时段计数信号；以及

寄存器，被配置为储存所述相位不稳定时段计数信号。