[发明专利]一种适用于超结DMOS器件的改良结构

说明书

本发明公开了一种适用于超结DMOS器件的改良结构，属于电子器件优化技术领域，在超结DMOS器件的第一导电类型半导体掺杂衬底与金属化漏极的接触面上还设置有重掺杂的第二导电类型半导体岛区，所述重掺杂的第二导电类型半导体岛区构成器件底部空穴注入区，所述重掺杂的第二导电类型半导体岛区嵌入设置在第一导电类型半导体掺杂衬底中并且其底部与金属化漏极的上表面也相接触；并且第一导电类型掺杂柱区和第二导电类型半导体掺杂柱区下半部分区域的载流子寿命均长于上半部分区域的载流子寿命。

技术领域

本发明属于电子器件优化技术领域，具体涉及一种适用于超结DMOS器件的改良结构。

背景技术

功率DMOS因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，在功率变换特别是在高频功率变换中起着重要作用。不断提高的系统性能要求功率DMOS具有更低功率损耗的同时，在高电应力下也具有更高的可靠性。具有超结（super-junction）结构的DMOS器件是近年来出现的一种重要的功率器件，它的基本原理是电荷平衡原理，通过在普通功率DMOS的漂移区中引入彼此间隔的P柱和n柱的超结结构，大大改善了普通DMOS的导通电阻与击穿电压之间的折中关系，因而在功率系统中获得了广泛的应用。

在现有技术中，如公开号为CN107248532A，名称为“一种超结DMOS器件”的中国发明专利文献，提供一种超结DMOS器件，包括金属化漏电极、第一导电类型半导体掺杂衬底、第一导电类型掺杂柱区、第二导电类型半导体掺杂柱区、多晶硅栅电极、栅介质层、金属化源极；金属化漏电极位于第一导电类型半导体掺杂衬底下表面；第一导电类型掺杂柱区和第二导电类型半导体掺杂柱区位于第一导电类型半导体掺杂衬底上表面；第一导电类型掺杂柱区正上方具有一个低掺杂的第一导电类型掺杂区；第二导电类型半导体掺杂柱区位于第一导电类型掺杂柱区两侧，并与第一导电类型掺杂柱区形成超结结构；第二导电类型半导体掺杂柱区顶部具有第二导电类型半导体体区，第二导电类型半导体体区分别与第二导电类型半导体掺杂柱区和低掺杂的第一导电类型掺杂区相接触；第二导电类型半导体体区上层具有相互独立的第一导电类型半导体掺杂源区和第二导电类型半导体掺杂接触区，其中第一导电类型半导体掺杂源区位于靠近低掺杂的第一导电类型掺杂区的一侧；所述多晶硅栅电极位于第二导电类型半导体体区和低掺杂的第一导电类型掺杂区上表面，并与第二导电类型半导体体区和低掺杂的第一导电类型掺杂柱区之间通过栅介质层相绝缘；所述金属化源电极位于器件的最上层，金属化源电极的下表面覆盖在第二导电类型半导体掺杂接触区、部分第一导电类型半导体掺杂源区的上表面，以及栅介质层的上表面和侧面；其特征在于，所述第一导电类型掺杂柱区中还具有介质层结构，所述介质层结构分别位于第二导电类型半导体掺杂柱区侧面，介质层结构的顶部与第二导电类型半导体体区的底部相接触，介质层结构的底部与第一导电类型半导体掺杂衬底的上表面相距一定距离；所述介质层结构的垂直长度比第二导电类型半导体掺杂柱区的垂直长度短，所述低掺杂的第一导电类型掺杂区是指第一导电类型掺杂区的掺杂浓度低于第一导电类型掺杂柱区的掺杂浓度；是一种超结DMOS器件，通过在超结结构的第二导电类型掺杂柱区侧面做介质层结构来固定超结DMOS器件的雪崩击穿点，同时降低超结结构第二导电类型掺杂柱区顶部的掺杂浓度，使第二导电类型半导体体区附近的电场降低。最终使得雪崩击穿电流路径避开寄生BJT的基区电阻，在超结DMOS器件发生雪崩击穿时，有效避免寄生三极管的开启，从而提高超结DMOS器件在非箝位电感负载应用中的可靠性(即抗UIS失效能力)。

纵向超结功率DMOS凭借其较低的导通电阻在诸多领域都有很好的应用，但是在高频应用下，超结功率DMOS表现出了一些缺点。研究发现，漂移区的柱状结构给超结功率DMOS的体二极管带来两个后果：一是结的面积大了许多，导致体二极管正向注入时IRM和Qrr升高；二是由于第一导电类型和第二导电类型结柱的快速耗尽带来了体二极管反向恢复过硬，易发生失效。而软度因子过小造成的电压过冲、EMI（Electromagnetic Interference）等问题是超结器件失效的重要原因，因此改善超结器件的软度因子就显得尤为关键。

发明内容