[发明专利]一种适用于超结DMOS器件的改良结构

权利要求书

1.一种适用于超结DMOS器件的改良结构，其特征在于：在超结DMOS器件的第一导电类型半导体掺杂衬底（2）与金属化漏极的接触面上还设置有重掺杂的第二导电类型半导体岛区（3），所述重掺杂的第二导电类型半导体岛区（3）构成器件底部空穴注入区，所述重掺杂的第二导电类型半导体岛区（3）嵌入设置在第一导电类型半导体掺杂衬底（2）中并且其底部与金属化漏极的上表面也相接触，所述重掺杂的第二导电类型半导体岛区（3）的掺杂度高于第一导电类型掺杂柱区（5）和第二导电类型半导体掺杂柱区（6）的掺杂度至少2个数量级；并且第一导电类型掺杂柱区（5）和第二导电类型半导体掺杂柱区（6）下半部分区域的载流子寿命均长于上半部分区域的载流子寿命，所述第一导电类型掺杂柱区（5）和第二导电类型半导体掺杂柱区（6）下半部分区域的载流子寿命均长于上半部分区域的载流子寿命，是在完成器件制备的工艺流程后，通过将轻离子入射到器件中，并让其射程末端落在第一导电类型掺杂柱区（5）和第二导电类型半导体掺杂柱区（6）的上半部分区域使之形成局域缺陷区，再在器件中掺入铂原子，然后通过退火使铂原子分布于局域缺陷区。

2.如权利要求1所述的一种适用于超结DMOS器件的改良结构，其特征在于：超结DMOS器件的金属化漏电极（1）位于第一导电类型半导体掺杂衬底（2）下表面；第一导电类型掺杂柱区（5）和第二导电类型半导体掺杂柱区（6）位于第一导电类型半导体掺杂衬底（2）上表面；第二导电类型半导体掺杂柱区（6）位于第一导电类型掺杂柱区（5）两侧，并与第一导电类型掺杂柱区（5）形成超结结构；第二导电类型半导体掺杂柱区（6）顶部具有第二导电类型半导体体区（7），第二导电类型半导体体区（7）分别与第二导电类型半导体掺杂柱区（6）和第一导电类型掺杂柱区（5）相接触；第二导电类型半导体体区（7）上层具有相互独立的第一导电类型半导体掺杂源区（8）和第二导电类型半导体掺杂接触区（9），其中第一导电类型半导体掺杂源区（8）位于靠近第一导电类型掺杂柱区（5）的一侧；多晶硅栅电极（10）位于第二导电类型半导体体区（7）和第一导电类型掺杂柱区（5）上表面，并与第二导电类型半导体体区（7）和第一导电类型掺杂柱区（5）之间通过栅介质层（11）相绝缘；金属化源电极位于器件的最上层，金属化源电极的下表面覆盖在第二导电类型半导体掺杂接触区（9）、部分第一导电类型半导体掺杂源区（8）的上表面，以及栅介质层（11）的上表面和侧面。

3.如权利要求2所述的一种适用于超结DMOS器件的改良结构，其特征在于：超结DMOS器件的多晶硅栅电极（10）、栅介质层（11），向下延伸并使第二导电类型半导体体区（7）位于多晶硅栅电极（10）、栅介质层（11）两侧形成trench栅结构，所形成的MOSFET沟道位于第二导电类型半导体体区（7）侧面。