[发明专利]封装、叠层封装结构及制造叠层封装结构的方法

说明书

一种封装包括管芯、多个第一导电结构、多个第二导电结构、包封体及重布线结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述第一导电结构及所述第二导电结构环绕所述管芯。所述第一导电结构包括圆形柱且所述第二导电结构包括椭圆形柱或圆台。所述包封体包封所述管芯、所述第一导电结构及所述第二导电结构。所述重布线结构位于所述管芯的所述有源表面及所述包封体上。所述重布线结构电连接到所述管芯、所述第一导电结构及所述第二导电结构。

技术领域

本发明实施例涉及一种封装、叠层封装结构及制造叠层封装结构的方法。更具体来说，本发明实施例涉及一种具有特殊形状的导电结构以及连接端子的封装、叠层封装结构及制造叠层封装结构的方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimum feature size)的重复减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装相比利用较小区域的较小的封装。当前，集成扇出型封装因其紧凑性而正变得日渐流行。如何确保集成扇出型封装的可靠性已成为此领域中的挑战。

发明内容

一种封装包括管芯、多个第一导电结构、多个第二导电结构、包封体及重布线结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述第一导电结构及所述第二导电结构环绕所述管芯。所述第一导电结构包括圆形柱且所述第二导电结构包括椭圆形柱或圆台(conical frustum)。所述包封体包封所述管芯、所述第一导电结构及所述第二导电结构。所述重布线结构位于所述管芯的有源表面及所述包封体上。所述重布线结构与所述管芯、所述第一导电结构及所述第二导电结构电连接。

一种叠层封装(package-on-package，PoP)结构包括第一封装及第二封装。所述第一封装包括管芯、多个导电结构、包封体、重布线结构、介电层及多个连接端子。所述管芯具有有源表面及与所述有源表面相对的后表面。所述导电结构环绕所述管芯且包括椭圆形柱。所述包封体包封所述管芯及所述导电结构。所述重布线结构位于所述管芯的有源表面、所述导电结构及所述包封体上。所述介电层位于所述包封体及所述管芯的后表面上。所述介电层暴露出所述导电结构。所述连接端子设置在所述导电结构上且包括椭圆体。所述第二封装位于所述第一封装上。所述第二封装通过所述连接端子与所述第一封装电连接。

一种制造叠层封装(package-on-package，PoP)结构的方法包括至少以下步骤。形成第一封装。形成第一封装的方法包括至少以下步骤。提供载板，其中所述载板上形成有介电层。在所述介电层上形成管芯及多个导电结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述导电结构环绕所述管芯。所述导电结构包括椭圆形柱。使用包封体包封所述管芯及所述导电结构。在所述管芯的有源表面、所述导电结构及所述包封体上形成重布线结构。将所述载板从所述介电层分离。在所述介电层中形成多个椭圆形开口以暴露出所述导电结构。在所述介电层的椭圆形开口中形成多个连接端子。所述连接端子包括椭圆体。然后，在所述第一封装上堆叠第二封装。所述第二封装通过所述连接端子与所述第一封装电连接。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A到图1L是根据本公开的一些实施例的封装及叠层封装(package-on-package，PoP)结构的制造工艺的示意性剖视图。

图2A到图2D是图1B的导电结构的各种排列的示意性俯视图。

图3是图1B的制造步骤的替代实施例的示意性剖视图。

图4是图1I的模板及介电层的椭圆形开口的示意性俯视图。

图5A及图5B是图1K的连接端子的各种排列的示意性俯视图。