[发明专利]晶圆级封装方法

说明书

一种晶圆级封装方法，包括：提供集成有第一芯片的器件晶圆，所述器件晶圆包括集成有所述第一芯片的第一正面以及与所述第一正面相背的第一背面；提供承载基板，在所述承载基板上临时键合待集成的第二芯片，所述第二芯片具有背向所述承载基板的待键合面，相邻所述第二芯片与所述承载基板之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成位于所述塑封区的塑封层，所述塑封层覆盖所述承载基板和所述第二芯片的侧壁；形成所述塑封层后，使所述键合面和所述第一正面相对设置，采用低温熔融键合工艺实现所述器件晶圆和第二芯片的键合。本发明提高了封装成品率。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种晶圆级封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺，通常采用有机键合层(例如粘片膜)实现所述器件晶圆和待集成芯片之间的物理连接，并通过通孔刻蚀工艺(例如硅通孔刻蚀工艺)和电镀技术实现半导体器件之间的电性连接。

发明内容

本发明实施例解决的问题是提供一种晶圆级封装方法，提高封装成品率。

为解决上述问题，本发明实施例提供一种晶圆级封装方法，包括：提供集成有第一芯片的器件晶圆，所述器件晶圆包括集成有所述第一芯片的第一正面以及与所述第一正面相背的第一背面；提供承载基板，在所述承载基板上临时键合待集成的第二芯片，所述第二芯片具有背向所述承载基板的待键合面，相邻所述第二芯片与所述承载基板之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成位于所述塑封区的塑封层，所述塑封层覆盖所述承载基板和所述第二芯片的侧壁；形成所述塑封层后，使所述键合面和所述第一正面相对设置，采用低温熔融键合工艺实现所述器件晶圆和第二芯片的键合。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例将第二芯片背向待键合面的表面临时键合于承载基板上后，相邻所述第二芯片与所述承载基板之间围成塑封区，随后进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于塑封区的塑封料进行固化处理，形成覆盖所述承载基板和所述第二芯片侧壁塑封层，避免了现有形成塑封层中第二芯片受到注塑压力的问题，从而防止第二芯片发生变形或者破裂；并且，采用选择性喷涂处理的方式能够使塑封层仅覆盖第二芯片的侧壁，因此所述塑封层内部应力小，相应的所述塑封层与所述第二芯片之间的界面性能好，二者之间的粘附性强，保证所述塑封层对第二芯片具有良好的密封效果。因此，本发明提供的系统级封装方法，能够提高形成的封装结构的性能，相应提高了封装成品率。

附图说明

图1和图2是一种晶圆级封装方法中各步骤对应的结构示意图；

图3至图13是本发明晶圆级封装方法一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，采用现有的晶圆级封装方法制造的封装结构的性能有待提高。