[发明专利]沟槽栅功率器件及其制造方法

权利要求书

1.一种沟槽栅功率器件，其特征在于，沟槽栅功率器件包括器件单元区和终端区，所述终端区环绕在所述器件单元区的周侧，所述器件单元区中由多个器件单元并联而成；所述终端区的终端结构包括：

终端沟槽，在所述终端沟槽中填充有终端介质层，所述终端沟槽依次穿过所述器件单元的沟道区、载流子存储层和漂移区，所述终端沟槽的深度要大于所述沟槽栅功率器件反偏时在所述漂移区中形成的耗尽区的深度；

所述终端沟槽的区域也设置为所述沟槽栅功率器件的芯片划片区，所述终端沟槽的宽度在满足耐压所需要的要求值的同时满足大于采用光刻刻蚀进行芯片划片的要求值。

2.如权利要求1所述的沟槽栅功率器件，其特征在于：

所述器件单元的正面结构包括：

形成于半导体衬底表面的第一外延层，所述第一外延层具有第一导电类型掺杂，漂移区由所述第一外延层组成，所述第一外延层的掺杂浓度根据所述漂移区的要求设置；

形成于所述第一外延层表面的第二外延层，所述第二外延层具有第一导电类型掺杂，所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，所述第二外延层作为所述沟槽栅功率器件的载流子存储层；

形成于所述第二外延层表面的第三外延层，所述第三外延层具有第二导电类型掺杂，所述第三外延层作为所述沟槽栅功率器件的沟道区；

所述载流子存储层和所述沟道区都采用外延层的工艺结构，能防止所述载流子存储层或所述沟道区采用注入加推阱形成的结构中的热过程对所述载流子存储层和所述沟道区的掺杂浓度分布和厚度的影响，从而能使所述载流子存储层和所述沟道区都具有杂质浓度分布和厚度都能精确控制的结构；

沟槽栅包括栅极沟槽、栅介质层和多晶硅栅，所述栅极沟槽穿过所述沟道区，所述栅极沟槽的底部位于所述载流子存储层中或穿过所述载流子存储层，所述栅介质层形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅填充于形成有所述栅介质层的所述栅极沟槽中，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；

源区，由形成于所述沟道区表面的第一导电类型重掺杂区组成；

层间膜，接触孔，由正面金属层图形化形成的源极和栅极；

所述接触孔穿过所述层间膜；

所述源区通过顶部对应的所述接触孔连接到所述源极；

所述多晶硅栅通过顶部对应的所述接触孔连接到所述栅极。

3.如权利要求2所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件为沟槽栅IGBT，包括如下背面结构：

在减薄后的半导体衬底的背面形成有由第二导电类型重掺杂区组成的集电区；

在所述集电区的背面形成有由背面金属层组成的集电极；

或者，所述沟槽栅功率器件为沟槽栅MOSFET，包括如下背面结构：

在减薄后的半导体衬底的背面形成有由第一导电类型重掺杂区组成的漏区；

在所述漏区的背面形成有由背面金属层组成的漏极。

4.如权利要求1所述的沟槽栅功率器件，其特征在于：所述半导体衬底为硅衬底，所述第一外延层、所述第二外延层和所述第三外延层都为硅外延层；

所述栅介质层为栅氧化层，采用热氧化工艺形成。

5.如权利要求1所述的沟槽栅功率器件，其特征在于：所述载流子存储层的掺杂浓度为5e15cm^-3～5e17cm^-3，厚度为0.5微米～5微米；所述沟道区的掺杂浓度为5e16cm^-3～5e17cm^-3，厚度为0.5微米～3微米。

6.如权利要求3所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件为沟槽栅IGBT时，所述沟槽栅功率器件的背面结构还包括：

第一导电类型掺杂的场中止层，形成于所述漂移区和所述集电区之间；

所述终端沟槽的底部穿入所述场中止层中并穿透所述场中止层中形成的耗尽层。

7.如权利要求1所述的沟槽栅功率器件，其特征在于：所述终端沟槽的宽度为几个微米以内。