[发明专利]一种嵌入式大容量并行多路光模块误码测试系统及其测试方法

权利要求书

1.一种嵌入式大容量并行多路光模块误码测试系统，其特征在于：该嵌入式大容量并行多路光模块误码测试系统包括控制接口单元(101)、发送部分和接收部分；

所述控制接口单元(101)用于建立该嵌入式大容量并行多路光模块误码测试系统与上位机之间的电性连接，以实现上位机对所述嵌入式大容量并行多路光模块误码测试系统的管理控制；

所述发送部分包括发送端PRBS发生器(102)和并行多路发送通道；

所述并行多路发送通道包括若干个并行扩展的PRBS序列发送通道；每个所述PRBS序列发送通道均包括发送端串行位移寄存器(103；106；109)、通道标识码(104；107；110)和输出驱动(105；108；111)；若干个所述发送端串行位移寄存器(103；106；109)之间依次并行连接；并且，每个所述发送端串行位移寄存器(103；106；109)均和该发送端串行位移寄存器(103；106；109)所在的所述PRBS序列发送通道内的所述通道标识码(104；107；110)以及所述输出驱动(105；108；111)之间顺序串联；

所述发送端PRBS发生器(102)电性连接到所述控制接口单元(101)以及所述并行多路发送通道的第一PRBS序列发送通道的串行移位寄存器(103)；

所述发送端PRBS发生器用于发出标准的PRBS序列；

所述发送端串行位移寄存器用于对PRBS序列进行移位缓存；

所述通道标识码用于插入该通道的标识码；

所述输出驱动用于该通道电口驱动；

所述接收部分包括控制/存储单元(201)、接收端PRBS发生器(202)、复位控制器(206)、同步码提取运算器(210)以及与所述并行多路发送通道相对应的并行多路接收运算通道；所述并行多路接收运算通道包括若干个并行扩展的PRBS序列接收运算通道；

每个所述PRBS序列接收运算通道均包括输入缓冲器(211；212；213)、接收端串行位移寄存器(207；208；209)和数据处理单元(203；204；205)；每个所述PRBS序列接收运算通道内的所述输入缓冲器(211；212；213)和所述接收端串行位移寄存器(207；208；209)均电性连接到该通道内的数据处理单元(203；204；205)；各个所述接收端串行位移寄存器(207；208；209)之间依次并行连接；

所述并行多路接收运算通道内的第一PRBS序列接收运算通道的接收端串行位移寄存器(207)电性连接到所述接收端PRBS发生器(202)；所述并行多路接收运算通道内的每一个PRBS序列接收运算通道的数据处理单元(203；204；205)均电性连接到所述控制/存储单元(201)，所述控制/存储单元(201)包括若干个状态寄存器；

所述同步码提取运算器(210)电性连接到所述复位控制器(206)以及所述并行多路接收运算通道内的每一个所述输入缓冲器(211；212；213)，用于提取PRBS序列的同步码并为所述复位控制器(206)提供参考脉冲；

所述复位控制器(206)电性连接到所述接收端PRBS发生器(202)，用于完成所述接收端PRBS发生器(202)的复位以及控制接收端PRBS发生器(202)的起始相位；

所述接收端PRBS发生器(202)、所述控制/存储单元(201)和所述控制接口单元(101)之间分别电性连接；

所述数据处理单元用于对本通道接收PRBS序列和接收端同步PRBS序列的比较运算；

所述接收端PRBS发生器用于发出接收端同步PRBS序列；

所述控制/存储单元用于控制接收端 PRBS发生器的状态以及存储并行多路接收运算通道的运算结果及运算状态。

2.根据权利要求1所述的嵌入式大容量并行多路光模块误码测试系统，其特征在于：所述嵌入式大容量并行多路光模块误码测试系统可以基于具备多通道串行口的MCU或FPGA，或者两者与通道扩展芯片的组合。

3.根据权利要求1所述的嵌入式大容量并行多路光模块误码测试系统，其特征在于：所述同步码提取运算器(210)包括去通道标识单元、模二加运算单元、帧码比较单元和延时纠正单元；所述去通道标识单元、模二加运算单元、帧码比较单元和延时纠正单元之间依次序串行连接。