[发明专利]一种基于J750的芯片测试方法

说明书

基于J750的芯片测试方法，涉及集成电路技术。本发明包含以下步骤：(1)设定测试频点列表；(2)根据选定的频点，生成符合时钟芯片编程时序的编程文件；(3)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件；(4)产生的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化；(5)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试；(6)改变频点，利用时钟芯片产生改变后的频点的信号，返回步骤2)，直至完成列表中预设的各频点的测试。本发明解决了J750无法测试高频集成电路的难题。

技术领域

本发明涉及集成电路技术。

背景技术

集成电路目前已发展到高速多管脚的多媒体时代，器件速度已达到GHz量级，业界主流FPGA的工作频率在几百MHz，内部的模块工作频率最高可达800MHz。

J750大规模集成电路测试系统是泰瑞达公司低成本、高效率并行测试的测试解决方案，拥有一套完整的数字、直流、模拟仪器套件，涵盖广泛的半导体测试要求，并可以提供多site高密度并行测试，被广泛应用于集成电路的批量测试筛选。然而J750大规模集成电路测试系统提供的时钟频率最大也只有400MHz，低端型号的J750时钟频率只能到100MHz，已满足不了现在高频工作集成电路的测试需求。

发明内容

本发明所要解决的技术问题是，提出一种基于J750的芯片测试方法，解决J750自身时钟频率低的问题。

本发明解决所述技术问题采用的技术方案是，基于J750的芯片测试方法，其特征在于，包含以下步骤：

1)设定测试频点列表；

2)根据选定的频点，选择相应的可编程时钟芯片，解析其编程时序，生成符合时钟芯片编程时序的编程文件，文件格式为J750可识别的atp格式；

3)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件；

4)建立J750程序模板，自动读取生成的pat文件，并调用J750的硬件电路产生相应的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化；

5)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试；

6)改变频点，利用时钟芯片产生改变后的频点的信号，返回步骤2)，直至完成预设的各频点的测试。

本发明可提高J750大规模集成电路测试系统的测试能力，实现了对高频器件的测试。根据不同待测器件对高频率测试的需求，选用合适的可编程时钟芯片，执行上述步骤，可产生不同频段的高频时钟信号，解决J750大规模集成电路测试系统本身高频测试能力不足的问题。

附图说明

图1为本发明流程示意图。

具体实施方式

一种J750的测试频率扩展方法，其特征在于，且包含以下步骤：

(1)根据需求选择相应的可编程时钟芯片，解析其编程时序建立模型，并编写脚本软件，用于生成符合时钟芯片编程时序的编程文件，文件格式为J750可识别的atp格式。

(2)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件。

(3)建立J750程序模板，自动读取生成的pat文件，并调用J750的硬件电路产生相应的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化。

(4)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试。