[发明专利]一种晶圆级系统封装方法以及封装结构

说明书

本发明提供一种晶圆级系统封装方法以及封装结构。所述方法包括：提供承载晶圆，在所述承载晶圆上粘结芯片；在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装层；提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面与所述承载晶圆经所述键合材料层相接合；形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性连接到表面的插塞。本发明的封装方法在晶圆上完成封装制造，既完成了多种芯片的集成，又实现了在晶圆上完成封装制程等制造优势。由本发明的晶圆级系统封装方法制备获得的封装结构同样具有更高的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种晶圆级系统封装 方法以及封装结构。

背景技术

系统封装(System in Package，简称SiP)将多个不同功能的有 源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元 件，组合到一个单元中，形成一个可提供多种功能的系统或子系统， 允许异质IC集成，是最好的封装集成技术。相比于片上系统(SystemOn Chip，简称SoC)封装，SiP集成相对简单，设计周期和面市周期 更短，成本较低，可以实现更复杂的系统。

与传统的SiP相比，晶圆级系统封装(wafer level package,简称 WLP)是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、 降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量 与设备的需求。

鉴于晶圆级系统封装的显著优势，如何能够更好的实现晶圆级系 统封装一直是业界内研究的热点。

发明内容

鉴于晶圆级系统封装的显著优势，如何能够更好的实现晶圆级系 统封装是本发明要解决的技术问题。

本发明一方面提供一种晶圆级系统封装方法，所述方法包括：

提供承载晶圆，在所述承载晶圆上粘结芯片；

在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装 层；

提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面 与所述承载晶圆经所述键合材料层相接合；

形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性 连接到表面的插塞。

本发明还提供了一种晶圆级系统封装结构，包括：

形成有芯片的器件晶圆；

第一表面内嵌有芯片的键合材料层，所述键合材料层第二表面沿 垂直所述器件晶圆表面的方向直接堆叠接合于所述器件晶圆芯片面 上；

插塞，将所述键合材料层中的芯片和/或所述器件晶圆上的芯片 电性连接到表面。

本发明还提供了一种封装体结构，所述封装体结构通过将上述的 晶圆级系统封装结构切割得到，每个所述封装体结构包含至少一个内 嵌在所述键合材料层中的芯片和一个器件晶圆芯片。

本发明的封装方法在晶圆上完成封装制造，在晶圆级系统封装 中，将切割后的单独的芯片粘结在承载晶圆上并且在所述承载晶圆上 形成键合材料层，所述键合材料层不仅覆盖所述芯片并且在后续的工 艺中作为封装层，起到键合作用，在晶圆上完成封装制程，具有大幅 减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势， 可明显的降低工作量与设备的需求。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附 图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A至图1I示出了本发明一个具体实施方式将两片形成有芯片 的晶圆沿上下堆叠方向堆叠接合在一起的方法依次实施所获得结构 的剖面示意图；