[发明专利]一种端口静电释放保护电路

说明书

本发明提供一种端口静电释放保护电路，包括低压选择电路和NMOS晶体管；低压选择电路的一个输入端和NMOS晶体管的漏极，均与待保护端口相连；低压选择电路的另一输入端和NMOS晶体管的源极均接地；低压选择电路的输出端与NMOS晶体管的栅极和衬底相连；并且，低压选择电路输出端输出的信号，为低压选择电路的两个输入端接收的信号中电位较低的信号。本发明通过增加低压选择电路，保证NMOS管的衬底电位始终是待保护端口和地之间的较低电位，当待保护端口接收到负电压信号时，NMOS晶体管的衬底与漏极之间的寄生二极管不会正向导通，避免NMOS管在工作时被烧毁的风险。

技术领域

本发明涉及电力电子技术领域，特别涉及一种端口静电释放保护电路。

背景技术

传统的端口ESD(Electro-Static discharge，静电释放)保护电路，都是基于芯片正常工作时，端口信号为非负电压信号而设计的。如图1所示，其晶体管M1是不带DNW(DeepN-WELL，采用深n阱工艺在NWELL之下注入的一层N-)隔离的普通NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)晶体管，其栅极G、源极S以及衬底PW接GND电位，其漏极D直接接端口PAD。

图1中，当端口PAD输入信号为正电压信号时，晶体管M1衬底PW与漏极D之间的寄生二极管(PN结)发生雪崩击穿，击穿电流流过衬底电阻，在衬底PW与源极S之间产生电压差，当电压差大到一定程度，使得衬底PW与源极S之间PN结导通，最终晶体管M1的寄生NPN三极管导通，寄生NPN三极管成为ESD电流的主要泄放通路，从而实现对内部电路的保护。

然而实际应用中的某些应用场合，在芯片正常工作时，其端口输入信号可能会出现负电压，如果直接采用传统ESD保护电路，比如图1所示的端口ESD保护电路，当端口PAD输入信号为负电压信号时，由于晶体管M1的衬底PW直接接GND，则衬底PW与漏极D之间的寄生二极管有发生正向导通的风险，当压差较大时，会产生很大的漏电流，严重时甚至烧毁该晶体管。

发明内容

本发明提供一种端口静电释放保护电路，以解决现有技术中输入信号为负电压信号时存在安全隐患的问题。

为实现上述目的，本申请提供的技术方案如下：

一种端口静电释放保护电路，包括：低电压选择电路和NMOS晶体管；其中：

所述低电压选择电路的一个输入端，和，所述NMOS晶体管的漏极，均与待保护端口相连；

所述低电压选择电路的另一个输入端，和，所述NMOS晶体管的源极，均接地；

所述低电压选择电路的输出端与所述NMOS晶体管的栅极和衬底相连；且所述低电压选择电路的输出端输出的信号，为所述低电压选择电路的两个输入端接收的信号中电位较低的信号。

可选的，所述NMOS晶体管为带DNW隔离的NMOS晶体管。

可选的，所述低电压选择电路包括：第一开关管和第二开关管；

所述第二开关管的第一端，作为所述低电压选择电路的一个输入端，与所述待保护端口相连；

所述第一开关管的第一端，作为所述低电压选择电路的另一个输入端，接地；

所述第一开关管的控制端与所述待保护端口相连；

所述第二开关管的控制端接地；

所述第一开关管的第二端与所述第二开关管的第二端相连，连接点作为所述低电压选择电路的输出端。

可选的，所述第一开关管和所述第二开关管均为：控制端电位高于第一端电位时导通的开关管。

可选的，所述第一开关管和所述第二开关管均为NMOS晶体管。