[发明专利]溢出电荷漏极图像传感器的实现方法

说明书

本发明提供一种溢出电荷漏极图像传感器的实现方法，至少有一个像素单元内的晶体管的漏极，同时作为感光二极管的溢出电荷漏极，所述感光二极管溢出势垒高度是用离子注入方式来调节的，通过抽取感光二极管中的多余电荷，避免感光二极管在收集的电荷过多时，可能会发生向邻近像素单元的感光二极管迁移的浮散过程，影响相邻像素单元的图像采集及处理，从而提高成像质量，改善图像传感器性能。

技术领域

本发明涉及图像传感器领域，特别涉及溢出电荷漏极图像传感器的实现方法。

背景技术

根据图像传感器按照感光元件与感光原理的不同，可分为CCD图像传感器与CMOS图像传感器。CMOS图像传感器由于其兼容性较好、性价比高被广泛采用于消费电子、医疗图像采集和监控领域。

CMOS图像传感器包括：像素阵列(pixel array)，像素阵列包括若干阵列排布的像素单元(pixel cell or pixel unit)。如图1，图2所示，单个像素单元往往采用3T(3晶体管)或4T(4晶体管) 结构。近年来，图像传感器朝着更高像素、更小像素单元、更快读出速度的方向发展。CMOS图像传感器（CIS）技术越来越多的采用一个（single）或几个（2,4,8，etc.）感光二极管共用同一个复位晶体管、源跟随晶体管、选择晶体管的方案，在图1或图2中虚线框内部所示的器件的倍增，外部晶体管不变，以扩大感光区域的面积，提高图像传感器的光电转换能力。感光二极管Photo Diode（PD）具有一定的累积电荷能力，当单个像素单元的感光二极管接收强入射光，在收集的光电子过多时，会发生向邻近像素单元的感光二极管迁移的浮散(blooming)过程，影响相邻像素单元的图像采集及处理，进而影响成像质量以及图像传感器性能。随着图像传感器尺寸缩小，像素增加，这种溢出和浮散现象的影响更加不可忽视。因此从设计上和工艺上改善这种现象一直是设计及制造图像传感器工作的重点。

如1图所示，4T像素单元的基本工作原理，以single pixel为例：单个像素单元的光电转换转元件即感光二极管（PD）110接收外部光线，将累积的光电子通过转移晶体管(TX)120转移至浮置扩散区(FD)130，复位晶体管（RST）140用于复位浮置扩散区130的电压；浮置扩散区130接源跟随晶体管(SF)150的栅极(gate terminal)，源跟随晶体管150的漏极(drain terminal)接电压源ROW_SEL，源跟随晶体管150的源极跟随浮置扩散区上的信号电压输出一个低阻的电信号。

对于读出行，通过选择晶体管（SEL）160，由控制信号控制该行SEL晶体管处于导通状态，将所述源跟随器的源极连接至位线上输出信号；而对于积分行，由SEL晶体管栅极上的控制信号控制积分行的SEL晶体管处于关闭状态，积分行的源跟随晶体管的源极与位线断开， 此时积分行的FD可以处于在高压而不会影响到位线上读出行的输出信号。

如2图所示，3T结构，单个像素单元中的其他结构与4T 结构类似，相比于4T，减少了选择晶体管（SEL）控制输出，由源跟随晶体管（SF）150直接输出信号至位线上，具有更快的读出速度，有利于缩小尺寸。但是，由于减少了一个SEL晶体管，在位线上读取信号时，读出行像素单元的FD电压被设置为高电压，而其他积分行像素单元的FD必须设置为低电压，这样积分行像素单元的SF处于关断状态，不影响读出行的信号输出。

3T结构少了一个晶体管，有利于提升感光区域的面积，但是，由于积分行像素单元FD处于低电压的状态，无法在积分时将感光单元多余电荷抽走，会导致图像传感器的性能下降。而4T像素在积分时FD可为高电位，起到溢出电荷漏极的作用，提升了图像效果。近年来的高像素设计中，3T结构越来越不被业界采用。

因此业界对于Blooming的问题，提出了诸多改善方案,例如在感光区域周边新增一个类似TX管和高电压的漏极结构，用来抽取感光区域的浮散电子，但类似的技术降低了传感器中感光区域所占面积比例, 不利于在高像素，小尺寸的像素单元中运用。

本发明提出一种新的溢出电荷漏极设计方案，可设计出更小像素，更高分辨率，更高性能的图像传感器。