[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

基板；

半导体柱，在第1方向延伸，所述第1方向的一端从所述基板离开；

第1配线，与所述半导体柱对向；

第2配线，与所述半导体柱对向，且比所述第1配线更接近所述半导体柱的一端；

第1绝缘膜，设置在所述半导体柱与所述第1配线之间；

第2绝缘膜，设置在所述半导体柱与所述第2配线之间；以及

控制电路，电连接在所述第1配线及所述第2配线，且能够执行写入动作地构成；

在所述写入动作的第1时序中所述第1配线的电压升高，

在其后的第2时序中所述第1配线的电压降低，

在其后的第3时序中所述第2配线的电压升高，

在所述第3时序或其后的第4时序中所述第1配线的电压升高，

在其后的第5时序中所述第2配线的电压降低，

在其后的第6时序中所述第1配线的电压降低。

2.一种半导体存储装置，具备：

基板；

半导体柱，在第1方向延伸，所述第1方向的一端从所述基板离开；

第1配线，与所述半导体柱对向；

第2配线，与所述半导体柱对向，且比所述第1配线更接近所述半导体柱的一端；

第1绝缘膜，设置在所述半导体柱与所述第1配线之间；

第2绝缘膜，设置在所述半导体柱与所述第2配线之间；以及

控制电路，电连接在所述第1配线及所述第2配线，且能够执行写入动作地构成；

在所述写入动作的第1时序中所述第1配线的电压升高，

在其后的第2时序中所述第2配线的电压升高，

在其后的第3时序中所述第2配线的电压进而升高，

在其后的第4时序中所述第2配线的电压降低，

在其后的第5时序中所述第1配线的电压降低。

3.一种半导体存储装置，具备：

基板；

半导体柱，在第1方向延伸，所述第1方向的一端从所述基板离开；

第1配线，与所述半导体柱对向；

第2配线，与所述半导体柱对向，且比所述第1配线更接近所述半导体柱的一端；

第1绝缘膜，设置在所述半导体柱与所述第1配线之间；

第2绝缘膜，设置在所述半导体柱与所述第2配线之间；

第3配线，连接在所述半导体柱的一端；以及

控制电路，电连接在所述第1配线、所述第2配线及所述第3配线，且能够执行写入动作地构成；

在所述写入动作的第1时序中所述第1配线的电压升高，

在第2时序中所述第3配线的电压升高，

在其后的第3时序中所述第2配线的电压升高，

在其后的第4时序中所述第3配线的电压降低，

在其后的第5时序中所述第2配线的电压降低，

在其后的第6时序中所述第1配线的电压降低。

4.根据权利要求1至3中任一项所述的半导体存储装置，其中

在所述第2配线的电压降低，且所述第1配线的电压降低之后的第7时序中所述第1配线的电压升高。

5.根据权利要求1至3中任一项所述的半导体存储装置，其中

在所述第1时序与所述第2时序之间的第8时序中所述第1配线的电压进而升高，

在所述第8时序与所述第2时序之间的第9时序中所述第1配线的电压降低。