[发明专利]一种纵向多重PN结的VDMOS分压环的设计方法

说明书

本发明提供了一种纵向多重PN结的VDMOS分压环的设计方法，包括以下工艺流程：N型衬底片准备；Zero光刻、刻蚀形成光刻标记；BP光刻、BP注入，注入硼，去胶后做BP高温推阱，形成深BP阱；薄N型EPI生长；NW高能普注，注入磷；Pw光刻，Pw注入，注入硼；去胶后做推阱，并用LOCOS的方式形成FOX区域；Ptop光刻，Ptop注入，注入硼；去胶后做短时间的推阱，然后做N+光刻注入，P+光刻注入，其中Ptop、PW、BP均为P型区域；ILD沉积，孔刻蚀，Metal沉积，Metal光刻刻蚀；实现了VDMOS终端纵向PNPN，Ptop/NW/BP/Nepi多层结构；如果不做Ptop光刻注入，那么就是实现了VDMOS终端纵向NPN，NW/BP/Nepi多层结构。

技术领域

本发明涉及半导体功率器件领域，尤其涉及一种纵向多重PN结的VDMOS分压环的设计方法。

背景技术

VDMOS是80年代以来发展迅猛的一种半导体功率器件，其在高压大电流领域的贡献非常大。VDMOS的设计主要分两个部分，一个是元胞区域，一个是边缘分压环区域。元胞区域主要是电流通路，在VDMOS的漏极加高压时，元胞区域的PN结耗尽区近似为平行平面结，耐压比较高，若边缘不做任何处理，由于边缘元胞处平面结的曲率效应，会使击穿电压降低，所以器件还需要有终端结构。

现有终端技术有很多，主要可归纳分类为场限环(FLR)、场板(FP)、结终端扩展(JTE)等，其中面积比较小的是JTE技术，是一个单独大PN结终端，但是此技术需要Pring距离截止环N+保持一定距离，即此技术的面积不是最优化的。本专利设计一种新型的纵向复合PN结结构的终端，可以实现更小的终端面积。

发明内容

本发明的目的在于针对上述现有技术的不足，提供了一种纵向多重PN结的VDMOS分压环的设计方法，在耐压跟传统结构保持一致的条件下，实现更小的终端面积，进而降低成本

为实现上述目的，本发明采用了如下技术方案：

本发明提供了一种纵向多重PN结的VDMOS分压环的设计方法，其特征在于，包括以下工艺流程：

1)衬底片准备；根据不同的耐压等级选择不同的N型电阻率，接着做Zero光刻、刻蚀，Zero仅用于后续的光刻对准，然后做BP光刻，BP注入注入硼；

2)去胶后做BP高温推阱，形成深BP阱；

3)薄N型EPI生长；

4)NW高能普注，注入磷；

5)Pw光刻，Pw注入，注入硼；

6)去胶后做推阱，并用LOCOS的方式形成FOX区域；

7)Ptop光刻，Ptop注入，注入硼；

8)去胶后做短时间的推阱，然后做N+光刻注入，P+光刻注入，其中Ptop、PW、BP均为P型区域；

9)ILD沉积，孔刻蚀，Metal沉积，Metal光刻刻蚀。

进一步，所述步骤2)中，温度为1150℃，时间为300mins。

进一步，步骤3)中，所述生长厚度为4um～5.0um。

进一步，所述步骤4)中，能量为300kev～360kev，剂量为0.8E12～1.2E12。

进一步，所述步骤5)中，能量为80Kev，剂量为0.5E13～1.5E13。

进一步，所述步骤7)中，能量180Kev，剂量2.9E12。

进一步，所述NW位于所述BP上部。

进一步，所述Ptop位于所述NW上部。