[发明专利]数字双重取样电路

权利要求书

1.一种数字双重取样电路，包含：

一图像传感器的像素电路；

一比较器，其第一输入节点连接至斜坡电压，其第二输入节点经由电容器连接至该像素电路的图像输出节点；

一重置开关，连接于该第一输入节点与该第二输入节点之间，用以重置该电容器；

一模拟至数字转换器，其接收该比较器的比较输出，该模拟至数字转换器包含一计数器，当该斜坡电压倾斜时，该计数器进行计数，因而在重置阶段产生重置-ADC值，且在信号阶段产生信号-ADC值；

一数字检测减法器，其将该信号-ADC值减去该重置-ADC值以产生差值，其代表取样输出；及

一箝位电路，其在该图像输出节点产生箝位电压；

其中在重置阶段，该箝位电路在该电容器完成重置后，但在该斜坡电压开始倾斜前被关闭，

其中该数字双重取样电路在重置阶段依序执行以下步骤：

分别重置该像素电路、重置该电容器、开启该箝位电路；

停止该像素电路的重置，因而将该图像输出节点箝位于该箝位电压；

停止该电容器的重置；

关闭该箝位电路，因此该图像输出节点不再被箝位于该箝位电压；及

当该斜坡电压倾斜时，该计数器进行计数，因而产生该重置-ADC值。

2.根据权利要求1所述的数字双重取样电路，其中该比较器包含一运算放大器，其正输入节点作为该第一输入节点，其负输入节点作为该第二输入节点。

3.根据权利要求1所述的数字双重取样电路，其中该模拟至数字转换器包含一存储器，用以暂存该重置-ADC值与该信号-ADC值。

4.根据权利要求1所述的数字双重取样电路，其中如果该重置-ADC值等于该计数器在重置阶段的最大计数值，则该数字检测减法器将该取样输出设为该计数器在信号阶段的最大计数值。

5.根据权利要求4所述的数字双重取样电路，其中如果该重置-ADC值小于该计数器在重置阶段的最大计数值，则该数字检测减法器将该差值作为该取样输出。

6.根据权利要求5所述的数字双重取样电路，其中该计数器在重置阶段从0计数至2m-1，且在信号阶段从0计数至2n-1，其中m和n为正整数且m小于或等于n。

7.根据权利要求1所述的数字双重取样电路，其中该箝位电路包含：

一箝位晶体管，其在该图像输出节点产生箝位电压；及

一偏压晶体管，连接于电源与该箝位晶体管之间；

其中该偏压晶体管与该箝位晶体管串联于该电源与该图像输出节点之间。

8.根据权利要求7所述的数字双重取样电路，其中该箝位晶体管的栅极受控于箝位致能信号，且该偏压晶体管的栅极连接至偏压。

9.根据权利要求1所述的数字双重取样电路，其中该数字双重取样电路在信号阶段依序执行以下步骤：

从该像素电路的光电二极管传送图像信号至该像素电路的浮动扩散节点；及

当该斜坡电压倾斜时，该计数器进行计数，因而产生该信号-ADC值。

10.根据权利要求1所述的数字双重取样电路，其中该像素电路包含：

一光电二极管；

一传送晶体管，连接于浮动扩散节点与该光电二极管之间，且该传送晶体管的栅极连接至传送信号；

一重置晶体管，连接于电源与该浮动扩散节点之间，且该重置晶体管的栅极连接至重置信号；

一源极随耦晶体管；及

一列选择晶体管，该源极随耦晶体管与该列选择晶体管串联于电源与该图像输出节点之间，且该源极随耦晶体管与该列选择晶体管的栅极分别连接至该浮动扩散节点与选择信号。

11.根据权利要求10所述的数字双重取样电路，还包含：

一偏压晶体管，连接于该图像输出节点与地之间，且该偏压晶体管的栅极连接至偏压。