[发明专利]具有掩埋栅结构的半导体器件及其制造方法

说明书

一种半导体器件包括：衬底；第一源极/漏极区和第二源极/漏极区，它们通过衬底中的沟槽彼此间隔开；以及沟槽中的栅结构，其中，栅结构包括：栅电介质层，其形成在沟槽的底部和侧壁上；第一栅电极，其定位于沟槽的底部中、栅电介质层之上；第二栅电极，其定位于第一栅电极之上；以及偶极子诱导层，其形成在第一栅电极与第二栅电极之间并且形成在栅电介质层和第二栅电极的侧壁之间。

相关申请的交叉引用

本专利申请要求于2018年2月22日提交的申请号为10-2018-0021240的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体器件，并且更具体地涉及具有掩埋栅结构的半导体器件及其制造方法。

背景技术

金属栅电极正用于使晶体管具有高性能。特别地，在掩埋栅类型晶体管中，需要控制阈值电压以用于高性能操作。然而，栅致漏极泄漏(GIDL)特性对掩埋栅类型晶体管的性能有很大影响。减少GIDL将会大大增强掩埋栅类型晶体管的性能。

发明内容

本发明的实施例涉及能够减少栅致漏极泄漏(GIDL)的改进的半导体器件及其制造方法。

根据本发明的一个实施例，一种半导体器件包括：衬底；第一源极/漏极区和第二源极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区通过所述衬底中的沟槽彼此间隔开；以及所述沟槽中的栅结构，其中，所述栅结构包括：栅电介质层，其形成在所述沟槽的底部和侧壁上；第一栅电极，其定位于所述沟槽的底部中、所述栅电介质层之上；第二栅电极，其定位于所述第一栅电极之上；以及偶极子诱导层，其形成在所述第一栅电极与所述第二栅电极之间并且形成在所述栅电介质层和所述第二栅电极的侧壁之间。

根据本发明的另一个实施例，一种制造半导体器件的方法包括：在衬底中形成沟槽；在所述沟槽的底部和侧壁之上形成栅电介质层；在所述栅电介质层上形成下掩埋部分，所述下掩埋部分包括填充所述沟槽的底部的第一栅电极并且暴露出所述栅电介质层的一部分；以及形成上掩埋部分，所述上掩埋部分包括覆盖所述第一栅电极与所述暴露出的栅电介质层的偶极子诱导层和定位于所述偶极子诱导层之上的第二栅电极。

根据本发明的又一实施例，一种半导体器件包括：衬底；第一源极/漏极区和第二源极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区通过所述衬底中的沟槽彼此间隔开；以及栅结构，所述栅结构包括：栅电介质层，其覆盖所述沟槽的底部和侧壁；第一栅电极，其定位于所述栅电介质层之上；第二栅电极，其定位于所述第一栅电极之上，其中，所述栅电介质层包括：第一部分，其接触所述第一栅电极；以及第二部分，其包括包含偶极子诱导化学物质的偶极子诱导部分，所述偶极子诱导部分接触所述第二栅电极。

根据本发明的又一个实施例，一种制造半导体器件的方法包括：在衬底中形成沟槽；在所述沟槽的表面上形成栅电介质层；在所述栅电介质层之上形成第一栅电极以填充所述沟槽的底部；在所述第一栅电极之上形成包括DICS的牺牲层；使所述牺牲层经受热处理以将所述DICS扩撒到接触所述牺牲层的栅电介质层的一部分中；去除所述牺牲层；以及在与所述DICS接触的所述第一栅电极之上形成第二栅电极。

附图说明

图1是示出根据本发明的第一实施例的半导体器件的平面图。

图2A是沿图1中示出的线A-A'截取的半导体器件的截面图。

图2B是沿图1中示出的线B-B'截取的半导体器件的截面图。

图3是根据本发明的实施例的一个示例的半导体器件的截面图。

图4A至图4H示出了图2A和图2B中示出的半导体器件100的制造方法的一个示例。

图5A至图5C示出了图3中示出的半导体器件100’的制造方法的一个示例。