[发明专利]一种六维离散超混沌系统及六维离散超混沌信号发生器

权利要求书

1.一种六维离散超混沌信号发生器，所述六维离散超混沌信号发生器是基于六维离散超混沌系统来实现的，该系统由六个离散状态方程产生，用于输出六组混沌序列，其对应的数学模型为：

式中，x(n)、y(n)、z(n)、q(n)、w(n)、p(n)为上一次(当前时刻)迭代运算得到的状态变量，x(n+1)、y(n+1)、z(n+1)、q(n+1)、w(n+1)、p(n+1)为下一次(下一时刻)迭代运算得到的状态变量；mod(·,·)表示取模运算，即表示括号中前者对后者取模；

其特征在于，所述混沌信号发生器包括电源单元、时钟单元、复位单元、FPGA数字电路单元、JTAG下载单元和输出端口；电源单元用于为FPGA数字电路单元供电；时钟单元用于为FPGA数字电路单元提供时钟信号；复位单元用于FPGA数字电路单元的硬件复位：在对FPGA数字电路单元作上电或者复位操作时，FPGA数字电路单元的时序逻辑部分的寄存器按照设定的初值输出，并会在主时钟的上升沿时更新寄存器内的值；

FPGA数字电路单元用于生成六维离散超混沌系统，从而对应产生六路离散超混沌信号；JTAG下载单元用于烧写程序；

所述FPGA数字电路单元部分包括：PLL分频单元、混沌信号生成单元和输出选择单元；PLL分频单元用于为混沌信号生成单元、输出选择单元提供时钟信号；混沌信号生成单元用于混沌系统初始值给定、六维离散超混沌系统数学模型的描述以及输出迭代值和标志信号；输出选择单元用于选择输出截取后的迭代值；

所述混沌信号生成单元用于六维离散超混沌系统数学模型的描述，包括浮点数乘法运算、浮点数加法运算、取模运算、输出值和反馈值截取以及输出值校正；使用Verilog语言编写状态机实现上述运算，状态机包括：

S0状态：在主时钟的上升沿，时序逻辑电路检测到状态为S0，则将输出标志信号置低，计算方程组(1)中各个方程的第一、二、三、四、五、六项，作浮点数乘法运算，同时计算第七项的取模运算，并将计算结果输入寄存器暂存，同时状态机跳转到S1状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转；

S1状态：在主时钟的上升沿，时序逻辑电路检测到状态为S1，则将S0状态计算得到的7组结果按照方程组(1)分别依次进行求和，作浮点数加法、减法运算，并将结果输入寄存器暂存，同时状态机跳转到S2状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S2状态：在主时钟的上升沿，时序逻辑电路检测到状态为S2，则将S1状态计算得到的6个结果分别作两种运算：一是按精度对6个结果作截取，计算结果为100bits的二进制数，最高位作为符号位，取符号位作为截取结果的最高位，取第68bit到第20bit作为截取结果的剩余位，最终截取结果为50bits，并将结果输入寄存器暂存，作为S0状态计算的迭代值，二是对6个结果作输出校正，每个结果均加上相同的校正值，同时对计算结果作相同精度截取，并将结果输入另外一组寄存器暂存，作为S3状态的迭代值，同时状态机跳转到S3状态，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态；

S3状态：在主时钟的上升沿，时序逻辑电路检测到状态为S3，则将S2状态校正后的6个状态变量的高32位结果输出，并将输出标志信号置高，同时状态机跳转到S0状态，作下一轮迭代计算，若主时钟上升沿没有到来，则保持在当前状态不做跳转，否则，跳转到S0状态。

2.根据权利要求1所述的一种六维离散超混沌信号发生器，其特征在于，所述FPGA数字电路单元实现所使用的FPGA芯片为Cyclone IV系列，型号为EP4CE115F29C7N。

3.根据权利要求2所述的一种六维离散超混沌信号发生器，其特征在于，所述信号发生器还包括独立按键，独立按键用于切换六路离散超混沌信号输出，FPGA数字电路单元同一时刻通过输出端口输出一路离散超混沌信号。