[发明专利]半导体存储装置在审
申请号: | 201811532004.9 | 申请日: | 2018-12-14 |
公开(公告)号: | CN110838319A | 公开(公告)日: | 2020-02-25 |
发明(设计)人: | 下城义朗;佐贯朋也 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | G11C16/04 | 分类号: | G11C16/04 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 装置 | ||
1.一种半导体存储装置,具有:
半导体衬底;
第1配线层,位于半导体衬底上方,且包含第1电极及第2电极,所述第1电极沿与所述半导体衬底平行的第1方向延伸,所述第2电极沿与所述第1方向交叉且与所述半导体衬底平行的第2方向延伸,并且与所述第1电极的一端相接;
第2配线层,包含第3电极及第4电极,所述第3电极与所述第1电极在所述第2方向上相邻地配置,与所述第1电极不电连接,且沿所述第1方向延伸,所述第4电极沿所述第2方向延伸,且与所述第3电极的一端相接;
第1半导体层,设置在所述第1电极与所述第3电极之间,且沿与所述半导体衬底垂直的第3方向延伸;
第1存储部,设置在所述第1半导体层与所述第1电极之间;
第2存储部,设置在所述第1半导体层与所述第3电极之间;及
第1位线,设置在所述第1半导体层的上方,沿所述第1方向延伸,且与所述第1半导体层电连接。
2.根据权利要求1所述的半导体存储装置,其还具有:
第2半导体层,设置在所述第1电极与所述第3电极之间,且沿所述第3方向延伸;
第3存储部,设置在所述第1电极与所述第2半导体层之间;
第4存储部,设置在所述第3电极与所述第3半导体层之间;及
第2位线,设置在所述第1及第2半导体层的上方,与所述第1位线相邻,沿所述第1方向延伸,且与所述第2半导体层电连接。
3.根据权利要求2所述的半导体存储装置,其中
所述第1配线层还包含第5电极,所述第5电极与所述第3电极在所述第2方向上相邻地配置,沿所述第1方向延伸,且一端与所述第2电极相接,
所述第2配线层还包含第6电极,所述第6电极与所述第5电极在所述第2方向上相邻地配置,沿所述第1方向延伸,且一端与所述第4电极相接。
4.根据权利要求3所述的半导体存储装置,其还具有:
多个第3半导体层,设置在所述第3电极与所述第5电极之间,沿所述第3方向延伸,且沿着所述第1方向配置;及
多个第4半导体层,设置在所述第5电极与所述第6电极之间,沿所述第3方向延伸,且沿着所述第1方向配置。
5.根据权利要求1所述的半导体存储装置,其中所述第1及第2存储部分别包含第1绝缘层、电荷蓄积层、及第2绝缘层。
6.根据权利要求1所述的半导体存储装置,其还具有第3配线层,所述第3配线层设置在所述半导体衬底与所述第1及第2配线层之间,沿所述第1方向延伸,且上表面与所述第1半导体层的底面相接。
7.根据权利要求1所述的半导体存储装置,其中所述第1半导体层具有所述第1方向上的直径比所述第2方向上的直径长的圆筒形状。
8.根据权利要求1所述的半导体存储装置,其还具有:
第1插塞,设置在所述第1半导体层上;及
第3配线层,设置在所述第1插塞上,与所述第1位线电连接,且沿所述第1方向延伸。
9.根据权利要求8所述的半导体存储装置,其中所述第3配线层的所述第1方向上的长度比所述第1半导体层的所述第1方向上的长度长。
10.根据权利要求1所述的半导体存储装置,其中
所述第1配线层还包含第1连接部,所述第1连接部沿所述第1方向延伸,端部连接于所述第2电极的端部,且在上表面连接着第1插塞,
所述第2配线层还包含第2连接部,所述第2连接部沿所述第1方向延伸,端部连接于所述第4电极的端部,且在上表面连接着第2插塞。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811532004.9/1.html,转载请声明来源钻瓜专利网。