[发明专利]一种用于CMOS带隙基准的分段线性补偿电路

说明书

本发明涉及了一种用于CMOS带隙基准的分段线性补偿电路，包括带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块；带隙基准模块的输出端分别连接第一转换器模块、第二转换器模块和第三转换器模块；第一转换器模块的输出端分别连接第一补偿模块和第二补偿模块；第二转换器模块的输出端连接第一补偿模块；第三转换器模块的输出端连接第二补偿模块；第一补偿模块的输出端和第二补偿模块的输出端均连接至带隙基准模块的S端。本发明提出的补偿电路通过设置分段线性补偿电路，可以在不同温度范围内提供不同的温度补偿，使得电压更加稳定，保证带隙基准精度。

技术领域

本发明涉及微电子技术领域，尤其涉及一种用于CMOS带隙基准的分段线性补偿电路。

背景技术

精确的带隙基准(Bandgap voltage reference，简称BGR)是许多模拟电路、数字电路和混合信号电路的基本构建模块，精确的带隙基准对高精度应用有很大的需求，特别是对于锂离子电池充电应用和其他ADC(Analog-to-digital converte，简称ADC)应用，高精度的带隙基准是必不可少的，然而，温度变化对带隙基准的精度有着较大的影响。

为了克服由于温度变化引起的漂移，现有技术中，一种方案是采用多晶硅电阻和扩散电阻来实现简单的架构和低功耗补偿，但该种方案中，电阻的温度特性可能会受到工艺变化的显着影响，进而影响到补偿效果；另一种方案是结合多个补偿结构来使带隙基准实现良好的温度系数，例如，在低温范围内采用指数曲率补偿结构，而在高温范围内采用对数曲率补偿结构，但是该种方案中，两个补偿结构中的电流镜的不匹配可能会损害带隙基准精度，反而会造成带隙基准精度的下降。

因此，如何解决电压随着温度变化导致的带隙基准的精度降低的技术问题，是本领域的重点研究对象。

发明内容

本发明的目的在于克服上述现有技术存在的缺陷，提出了一种用于CMOS带隙基准的分段线性补偿电路，具体的实施方式如下：

本发明实施例提供一种用于CMOS带隙基准的分段线性补偿电路，包括电源、带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块；

所述电源分别连接所述带隙基准模块、所述第一转换器模块、所述第二转换器模块和所述第三转换器模块；

所述带隙基准模块包括第一输出端、第二输出端和输入端，所述第一输出端分别连接所述第二转换器模块的输入端和所述第三转换器模块的输入端，所述第二输出端连接所述第一转换器模块，所述输入端连接至电源；

所述第一转换器模块的输出端分别连接所述第一补偿模块的正相输入端和所述第二补偿模块的负相输入端；

所述第二转换器模块包括第二转换器，所述第二转换器的输出端连接所述第一补偿模块的负相输入端；

所述第三转换器模块包括第三转换器，所述第三转换器的输出端连接所述第二补偿模块的正相输入端；

所述带隙基准模块还包括S端，所述第一补偿模块的输出端和所述第二补偿模块的输出端均连接至所述带隙基准模块的S端。

在一个具体的实施例中，所述带隙基准模块包括电阻R1、R2、R3、R4、第一三极管Q1、第二三极管Q2、运算放大器及缓冲器，所述运算放大器、所述电阻R1、所述电阻R2、所述电阻R3和所述第二三极管Q2串接于所述电源和接地端之间，其中，所述运算放大器的输出端和所述电阻R1的连接节点构成所述带隙基准模块的第一输出端，运算放大器的输入端为所述带隙基准模块的输入端；所述电阻R1和所述电阻R2的连接节点连接至所述缓冲器的输入端，所述缓冲器的输出端构成所述带隙基准模块的第二输出端；所述第二三极管Q2的基极连接至所述电阻R2和所述电阻R3的连接节点；