[发明专利]一种用于CMOS带隙基准的分段线性补偿电路

权利要求书

1.一种用于CMOS带隙基准的分段线性补偿电路，其特征在于，包括电源、带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块；

所述电源分别连接所述带隙基准模块、所述第一转换器模块、所述第二转换器模块和所述第三转换器模块；

所述带隙基准模块包括第一输出端、第二输出端和输入端，所述第一输出端分别连接所述第二转换器模块的输入端和所述第三转换器模块的输入端，所述第二输出端连接所述第一转换器模块，所述输入端连接至电源；

所述第一转换器模块的输出端分别连接所述第一补偿模块的正相输入端和所述第二补偿模块的负相输入端；

所述第二转换器模块包括第二转换器，所述第二转换器的输出端连接所述第一补偿模块的负相输入端；

所述第三转换器模块包括第三转换器，所述第三转换器的输出端连接所述第二补偿模块的正相输入端；

所述带隙基准模块还包括S端，所述第一补偿模块的输出端和所述第二补偿模块的输出端均连接至所述带隙基准模块的S端，其中，

所述带隙基准模块包括电阻R1、R2、R3、R4、第一三极管Q1、第二三极管Q2、运算放大器及缓冲器，所述运算放大器、所述电阻R1、所述电阻R2、所述电阻R3和所述第二三极管Q2串接于所述电源和接地端之间，其中，所述运算放大器的输出端和所述电阻R1的连接节点构成所述带隙基准模块的第一输出端，运算放大器的输入端为所述带隙基准模块的输入端；所述电阻R1和所述电阻R2的连接节点连接至所述缓冲器的输入端，所述缓冲器的输出端构成所述带隙基准模块的第二输出端；所述第二三极管Q2的基极连接至所述电阻R2和所述电阻R3的连接节点；

所述电阻R4和所述第一三极管Q1串接于所述电阻R2和所述电阻R3的连接节点与所述接地端之间；所述电阻R2和所述电阻R3的连接节点构成所述带隙基准电路的S端；所述第一三极管Q1的基极串接至所述第一三极管Q1的集电极；

所述电阻R4和所述第一三极管Q1的连接节点连接至所述运算放大器的负相输入端，所述电阻R3和所述第二三极管Q2的连接节点连接至所述运算放大器的正相输入端。

2.根据权利要求1所述的补偿电路，其特征在于，所述第一转换器模块包括至少一个第一转换器。

3.根据权利要求2所述的补偿电路，其特征在于，所述第一转换器、所述第二转换器及所述第三转换器均为V-I转换器。

4.根据权利要求3所述的补偿电路，其特征在于，所述第二转换器模块还包括至少一个第二补偿转换器，所述第二补偿转换器的输出端连接所述第一补偿模块的负相输入端，所述第三转换器模块还包括至少一个第三补偿转换器，所述第三补偿转换器的输出端连接所述第二补偿模块的正相输入端，所述第二补偿转换器与所述第三补偿转换器均为V-I转换器。