[发明专利]半导体装置的制造方法

说明书

本发明提供一种半导体装置的制造方法。提供如下技术：在制造半导体装置时，在对作为层间绝缘膜的由SiOC膜形成的多孔质的低介电常数膜进行蚀刻时能够抑制低介电常数膜的损伤。对晶圆W进行以异氰酸酯和胺为原料、通过蒸镀聚合生成聚脲的成膜处理。由此在低介电常数膜(20)的孔部(21)内埋入聚脲。而且，先形成通孔的情况下，在低介电常数膜(20)形成通孔(201)后、且形成沟槽(202)前在通孔(201)内埋入保护用的填充物(100)。作为填充物(100)可列举出聚脲。先形成沟槽的情况下，形成沟槽(202)，形成通孔(201)后，去除沟槽(202)内的掩模时，通过低介电常数膜(20)的孔部内的聚脲的存在来保护低介电常数膜。

技术领域

本发明涉及可抑制对用于制造半导体装置的形成于基板上的多孔质的低介电常数膜进行形成用于埋入布线的通孔及沟槽的工序时的损伤的技术。

背景技术

经多层化的半导体装置的制造中，作为为了提高工作速度而减小层间绝缘膜的寄生电容的方法，使用了多孔质的低介电常数膜。作为这种膜，例如可列举出包含硅、碳、氧及氢、且具有Si-C键的SiOC膜。对于SiOC膜，为了埋入作为布线材料的例如铜，使用抗蚀剂掩模及下层掩模，利用作为CF系的气体的例如CF₄气体的等离子体进行蚀刻，接着利用氧气的等离子体进行抗蚀剂掩模的灰化。

然而，对SiOC膜进行蚀刻、灰化等的等离子体处理的情况下，在暴露于等离子体中的SiOC膜的露出面、即凹部的侧壁及底面，例如Si-C键被等离子体切断从而C从膜中脱离。因C的脱离而生成了不饱和化学键的Si在该状态下不稳定，因此之后与例如大气中的水分等结合而形成Si-OH。

这样通过等离子体处理，蚀刻气体等扩散到多孔质的SiOC膜的孔隙部，SiOC膜因蚀刻气体而受到损伤。该损伤层的碳的含量降低，因此介电常数会降低。布线图案的线宽的微细化、及布线层、绝缘膜等的薄膜化正在进展，因此膜的表面部对晶圆整体带来的影响的比例变大，因此SiOC膜的介电常数的降低成为半导体装置的特性脱离设计值的要素之一。

专利文献1中记载了如下技术：在基板上的多孔质的低介电常数膜的孔部事先埋入PMMA(丙烯酸类树脂)，对低介电常数膜进行蚀刻等处理后，对基板进行加热，供给溶剂，进而供给微波，从而将PMMA去除。但是为了去除PMMA，需要利用等离子体花费20分钟左右长的时间，另外必需将基板加热至400℃以上的温度，因此存在给已经形成于基板上的元件部分带来不良影响的担心大的问题。

另外，非专利文献1中，对于基于树脂的热分解的概念，公开了若树脂的去除温度降低，则该树脂的耐热温度也降低。其中，公开了PMMA唯一在布线工序中可容许的温度的400℃下能够热去除(Thermal unstuff)，但PMMA的热稳定性降低到250℃。这意味着在利用PMMA的保护工序中对PMMA施加250℃以上的温度时，PMMA膜会变质，因此不能作为保护膜使用。

因此，非专利文献1中所记载的技术并不如本发明那样，即使进行超过了保护膜的去除温度的热工序，该保护膜也作为保护膜而具有功能。

现有技术文献

专利文献

专利文献1：美国专利第9，414、445(第2栏第23行～29行、第13栏第51行～53行、权利要求3)