[发明专利]基于量子系统锁频的装置

权利要求书

1.一种基于量子系统锁频的装置，其特征在于，所述基于量子系统锁频的装置包括：

DDS单元，所述DDS单元包括：

MCLK引脚，所述DDS单元通过所述MCLK引脚和外部时钟源连接，所述DDS单元的IOUT引脚输出端频率信号的稳定度和所述外部时钟源一致，所述MCLK引脚端输入时钟源的频率高于所述IOUT引脚端输出信号频率的4倍；

FSELECT端，所述FSELECT端为键控调频信号输入端；

频率控制寄存器，所述频率控制寄存器用于保存通过编程方式预设的频率值F0、F1，若所述FSELECT端有方波信号输入时，则所述DDS单元的所述IOUT引脚端分别从所述频率控制寄存器中读出所述F1或所述F0的值作为输出，且保持信号的相位无变化；

PSEL0调节端和PSEL1调节端，所述PSEL0调节端和所述PSEL1调节端都接地，所述PSEL0调节端和所述PSEL1调节端用于保持F1、F0在切换时的相位连续；

FSYNC引脚、SCLK引脚和SDATA引脚，若所述FSYNC引脚为高电平时，则所述SCLK引脚和所述SDATA引脚为高阻状态；若所述FSYNC引脚为低电平时，则所述DDS单元处于通讯状态；所述DDS单元通过所述FSYNC引脚、所述SCLK引脚和所述SDATA引脚来完成与外界的通讯时序；

微处理器，所述微处理器用于将所述频率控制寄存器中的所述频率值写入所述DDS单元的缓冲区中；

所述基于量子系统锁频的装置包括：所述DDS单元采用AD9832；

所述基于量子系统锁频的装置包括：若输出信号频率为5.3125MHz，则所述MCLK引脚时钟端的信号频率大于20MHz，且通过外部滤波电路后，以得到纯净的信号谱；

所述基于量子系统锁频的装置包括：所述FSELECT端是调制方波79Hz信号的输入端；

所述基于量子系统锁频的装置包括：所述DDS单元处于通讯状态，以及所述SCLK引脚有一下降沿的脉冲时，则挂在数据总线所述SDATA引脚上的DATA写入所述DDS单元的数据缓冲区；

所述基于量子系统锁频的装置包括：若最终一个DATA写入所述DDS单元的数据缓冲区时，所述DDS单元根据所述FSELECT端上的状态选择所述F1或所述F0作所述IOUT引脚端的输出。

2.依据权利要求1所述的基于量子系统锁频的装置，其特征在于，所述 基于量子系统锁频的装置包括：

所述MCLK引脚输入的外部时钟频率为系统的时钟频率，若输出的频率信号为5.3125MHz，则所述MCLK引脚的时钟输入端信号频率为20MHz。

3.依据权利要求2所述的基于量子系统锁频的装置，其特征在于，所述 基于量子系统锁频的装置包括：

所述IOUT引脚端输出20MHz时，则32位频率控制寄存器的值全为1。

4.依据权利要求3所述的基于量子系统锁频的装置，其特征在于，所述 基于量子系统锁频的装置包括：

所述IOUT引脚端输出5.3125MHz时，则所述32位频率控制寄存器的值为（5.3125MHz/20MHz）×2³²。

5.依据权利要求4所述的基于量子系统锁频的装置，其特征在于，所述基于量子系统锁频的装置包括：

通过所述微处理器将十进制值转化为二进制，以对应所述32位频率控制寄存器的值。