[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

列控制电路，其被配置成：响应于在掩蔽写入操作期间生成的读取锁存脉冲和写入锁存脉冲，从读取存储体地址信号和写入存储体地址信号生成读取列信号和写入列信号；以及

核心电路，其包括多个存储体，其中，进行如下至少一者：

所述多个存储体中的存储体通过所述读取列信号来激活以执行内部读取操作，

以及

所述多个存储体中的存储体通过所述写入列信号来激活以执行写入操作。

2.根据权利要求1所述的半导体器件，其中，所述掩蔽写入操作包括执行按顺序被执行的所述内部读取操作和所述写入操作。

3.根据权利要求1所述的半导体器件，其中，在所述写入操作期间激活的所述存储体与在所述内部读取操作期间激活的所述存储体相同。

4.根据权利要求1所述的半导体器件，其中，所述列控制电路中断所述写入锁存脉冲在所述内部读取操作期间输入到所述列控制电路。

5.根据权利要求1所述的半导体器件，

其中，所述读取锁存脉冲包括第一和第二读取锁存脉冲；

其中，所述读取存储体地址信号包括第一、第二、第三和第四读取存储体地址信号；

其中，所述写入锁存脉冲包括第一和第二写入锁存脉冲；

其中，所述写入存储体地址信号包括第一、第二、第三和第四写入存储体地址信号；

其中，所述读取列信号包括第一、第二、第三和第四读取列信号；

其中，所述写入列信号包括第一、第二、第三和第四写入列信号；以及

其中，所述列控制电路包括：

存储体控制电路，其被配置成响应于所述第一和第二读取锁存脉冲来从所述第一、第二、第三和第四读取存储体地址信号生成第一、第二、第三和第四读取锁存地址信号或者第一、第二、第三和第四内部读取锁存地址信号，以及被配置成响应于所述第一和第二写入锁存脉冲来从所述第一、第二、第三和第四写入存储体地址信号生成第一、第二、第三和第四写入锁存地址信号或者第一、第二、第三和第四内部写入锁存地址信号；

信号合成电路，其被配置成通过合成在所述内部读取操作期间按顺序使能的第一和第二读取脉冲来生成读取合成信号，以及被配置成通过合成在所述写入操作期间按顺序使能的第一和第二写入脉冲来生成写入合成信号；以及

列信号生成电路，其被配置成响应于所述读取合成信号来将所述第一、第二、第三和第四读取锁存地址信号或者所述第一、第二、第三和第四内部读取锁存地址信号输出为所述第一、第二、第三和第四读取列信号，以及被配置成响应于所述写入合成信号来将所述第一、第二、第三和第四写入锁存地址信号或者所述第一、第二、第三和第四内部写入锁存地址信号输出为所述第一、第二、第三和第四写入列信号。