[发明专利]小型化高密度FPGA系统级3D封装电路

说明书

本发明公开了一种小型化高密度FPGA系统级3D封装电路，该封装电路将FPGA裸芯片、FLASH裸芯片、电源电路、去耦电路、配置电路等FPGA最小系统电路在一个小型化陶瓷电路中实现，通过BGA扇出，同时实现了高集成度和高可靠性。本发明通过十层高密度陶瓷电路布线、金字塔式芯片堆叠和陶瓷开腔工艺埋置电路，大大缩小了电路体积，实现了电路小型化；从根源上简化了PCB Layout设计，具有很强的工程实用性；陶瓷基座上焊接可伐边框，通过平行封焊工艺封盖，实现封装电路的高气密性；该封装电路具有集成度高、体积小、可靠性高等优点。

技术领域

本发明属于封装电路领域，具体涉及一种小型化高密度FPGA系统级3D封装电路。

背景技术

上世纪90年代以来，便携式、微型化电子产品以及航空航天、军事电子进入了一个高速发展时期，要求半导体器件最大程度地实现小型化、轻量化、高密度的同时满足高可靠性。集成电路技术应运而生。然而，目前集成电路的工艺技术已经接近其物理极限，摩尔定律(Moore’s Law)将无法保持。在这样的背景下，提出了系统级封装(System in Package，SIP)，作为“超摩尔定律”(More than Moore)的重要技术。“超摩尔定律”的概念着眼于系统集成的层面，为电子行业的发展提供了新的方向。

国际半导体技术蓝图(ITRS，International Technology Roadmap forSemiconductors)对SIP进行了明确的定义：SIP是采用任何组合将多个具有不同功能的有源和无源电子元器件以及诸如MEMS、光学甚至生物芯片等其他器件组装在单一封装中，形成一个具有多种功能的系统或子系统。

SIP采用目前最先进的工艺与技术，主要包括：

(1)材料技术(半导体材料、陶瓷材料、金属材料、金属基复合材料)；

(2)芯片技术(逻辑芯片、数字芯片、模拟芯片、功率芯片)；

(3)互联技术(高密度多层互联、芯片与芯片互联、倒装焊接、引线键合)；

(4)封装技术(BGA、芯片级封装、无源集成)；

(5)组装技术(层叠封装、芯片堆叠、高精度组装)；

(6)测试技术(裸片测试、封装测试、系统测试)。

传统的FPGA器件，所有功能PAD都做扇出，PAD数量众多、排布复杂，器件体积大；在设计FPGA系统的PCB时，至少需要10层Layout，PCB Layout设计难度大，加工周期长，影响产品的开发周期。

发明内容

本发明的目的在于提供一种小型化高密度FPGA系统级3D封装电路，满足对FPGA小型化、可靠性有较高要求的应用场景，该封装电路大大缩小了电路体积，实现了电路小型化；同时具有高气密性、高可靠性，从根源上简化了PCB Layout设计，具有很强的工程实用性。

实现本发明目的的技术方案为：一种小型化高密度FPGA系统级3D封装电路，包括HTCC/LTCC基板电路、可伐框和可伐盖板，其特征在于，所述HTCC/LTCC基板电路具有十层高密度陶瓷电路结构，分别为TOP层、SIG1层、GND1层、VCC层、SIG2层、SIG3层、GND2层、SMT层、GND3层和BOT层；其中TOP层通过3D堆叠实现FPGA裸芯片和FLASH裸芯片的装配；SMT层装配电源电路、去耦电路和配置电路；SIG1层、SIG2层、SIG3层实现信号布线；VCC层实现电源平面；GND1层、GND2层、GND3层实现地平面；BOT层实现BGA球栅阵列扇出；GND3层和BOT层陶瓷中间开腔，SMT层的电路埋置在腔中。