[发明专利]小型化高密度FPGA系统级3D封装电路在审
| 申请号： | 201811517346.3 | 申请日： | 2018-12-12 |
| 公开（公告）号： | CN109860137A | 公开（公告）日： | 2019-06-07 |
| 发明（设计）人： | 杨进;邵登云 | 申请（专利权）人： | 中国电子科技集团公司第五十五研究所 |
| 主分类号： | H01L23/495 | 分类号： | H01L23/495;H01L25/16;H01L23/482 |
| 代理公司： | 南京理工大学专利中心 32203 | 代理人： | 陈鹏 |
| 地址： | 210016 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 封装电路 电路 裸芯片 边框 开腔 最小系统电路 电路小型化 工程实用性 电路布线 电源电路 高集成度 高可靠性 高气密性 密度陶瓷 配置电路 去耦电路 陶瓷电路 陶瓷基座 芯片堆叠 集成度 体积小 封盖 封焊 可伐 埋置 扇出 焊接 平行 陶瓷 | ||
1.一种小型化高密度FPGA系统级3D封装电路，包括HTCC/LTCC基板电路、可伐框和可伐盖板，其特征在于，所述HTCC/LTCC基板电路具有十层高密度陶瓷电路结构，分别为TOP层、SIG1层、GND1层、VCC层、SIG2层、SIG3层、GND2层、SMT层、GND3层和BOT层；其中TOP层通过3D堆叠实现FPGA裸芯片和FLASH裸芯片的装配；SMT层装配电源电路、去耦电路和配置电路；SIG1层、SIG2层、SIG3层实现信号布线；VCC层实现电源平面；GND1层、GND2层、GND3层实现地平面；BOT层实现BGA球栅阵列扇出；GND3层和BOT层陶瓷中间开腔，SMT层的电路埋置在腔中。
2.根据权利要求1所述的小型化高密度FPGA系统级3D封装电路，其特征在于，通过金字塔式芯片堆叠和引线键合，将FPGA裸芯片和FLASH裸芯片组装到TOP层。
3.根据权利要求2所述的小型化高密度FPGA系统级3D封装电路，其特征在于，FPGA裸芯片和FLASH裸芯片通过内中外三层引线键合，将FPGA裸芯片和FLASH裸芯片上的3层PAD键合到陶瓷基座TOP层电路对应的内中外三层键合PAD上，实现信号互联。
4.根据权利要求1所述的小型化高密度FPGA系统级3D封装电路，其特征在于，通过无源集成将电源电路、去耦电路和配置电路组装到SMT层，埋置在GND3和BOT层的腔内。
5.根据权利要求1所述的小型化高密度FPGA系统级3D封装电路，其特征在于，通过BGA球栅阵列将BOT层的I/O、VCC、GND和JTAG焊盘扇出。
6.根据权利要求1所述的小型化高密度FPGA系统级3D封装电路，其特征在于，陶瓷基座上焊接可伐边框，通过平行封焊工艺封盖。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十五研究所，未经中国电子科技集团公司第五十五研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811517346.3/1.html，转载请声明来源钻瓜专利网。
