[发明专利]半导体器件和包括该半导体器件的存储器模块

权利要求书

1.一种半导体器件，包括：

寄存器，其被配置为储存错误校正码信息，并且对应于所述错误校正码信息来不同地输出用于控制刷新周期的第一模式信号和用于恒定地控制所述刷新周期而不管所述错误校正码信息如何的第二模式信号，

计数器，其被配置为对刷新信号进行计数并输出计数信号；

模式控制电路，其被配置为接收所述第一模式信号和所述第二模式信号，被配置为通过根据所述第一模式信号控制所述计数信号来输出其中所述刷新周期被调整的高级刷新信号，以及被配置为对应于所述第二模式信号来输出具有恒定刷新周期的智能刷新信号；以及

刷新控制电路，其被配置为将用于执行刷新操作的存储体地址输出至存储体，所述存储体地址对应于所述高级刷新信号和所述智能刷新信号而设置。

2.根据权利要求1所述的半导体器件，其中，所述第一模式信号包括高级刷新模式信息。

3.根据权利要求1所述的半导体器件，其中，所述第二模式信号包括智能刷新模式信息。

4.根据权利要求1所述的半导体器件，其中，所述寄存器将刷新模式设置在模式寄存器组中。

5.根据权利要求1所述的半导体器件，其中，所述错误校正码信息对应于错误比特位修复概率而被设置为不同的值。

6.根据权利要求1所述的半导体器件，其中，所述寄存器还储存细粒度刷新FGR模式信息。

7.根据权利要求1所述的半导体器件，其中，所述寄存器还储存温度控制自动刷新TCAR模式信息。

8.根据权利要求1所述的半导体器件，其中，所述模式控制电路包括：

高级刷新模式控制电路，其被配置为根据对应于所述错误校正码信息的所述第一模式信号来控制所述高级刷新信号；以及

智能刷新模式控制电路，其被配置为对应于用于恒定地控制刷新周期的所述第二模式信号来控制所述智能刷新信号。

9.根据权利要求8所述的半导体器件，其中，所述高级刷新模式控制电路对应于所述计数信号而仅识别多个刷新信号之中的一些刷新信号，从而控制所述高级刷新信号被间歇地激活。

10.根据权利要求8所述的半导体器件，其中，所述智能刷新模式控制电路对应于行锤击特性而周期性地将所述智能刷新信号激活。

11.一种存储器模块，包括：

多个半导体器件，其被配置为对应于命令信号、地址和数据来执行写入或读取操作；以及

控制器，其被配置为在所述多个半导体器件中储存和管理要被访问的数据，

其中，根据与错误校正码相对应的错误校正码信息，所述多个半导体器件中的每一个半导体器件中的刷新周期被不同地设置，

其中，这些半导体器件中的每一个半导体器件包括：

寄存器，其被配置为储存所述错误校正码信息，并且对应于所述错误校正码信息来不同地输出用于控制刷新周期的第一模式信号和用于恒定地控制所述刷新周期而不管所述错误校正码信息如何的第二模式信号，以及

模式控制电路，其被配置为通过根据所述第一模式信号控制计数信号来输出其中所述刷新周期被调整的高级刷新信号、以及对应于所述第二模式信号来输出具有恒定刷新周期的智能刷新信号。

12.根据权利要求11所述的存储器模块，还包括：

多个数据缓冲器，其被配置为缓冲所述数据。

13.根据权利要求11所述的存储器模块，其中，所述多个半导体器件中的每一个半导体器件是其中层叠了多个存储器的层叠存储器。

14.根据权利要求13所述的存储器模块，其中，层叠的存储器通过使用穿通硅通孔和导线接合中的任何一种而耦接。