[发明专利]迟滞电路及其构成上电复位结构

权利要求书

1.一种上电复位结构，包括：第一MOS(PM1)、第二MOS(PM2)、第三MOS(PM5)、第一电阻(R1)和第二电阻(R2)；

第一MOS(PM1)源极和第二MOS(PM2)源极连接迟滞电路(10)的第一连接端(A),第一MOS(PM1)漏极连接第一电阻(R1)第一连接端，第一电阻(R1)第二连接端连接第二电阻(R2)第一连接端，第二电阻(R2)第二连接端连接该迟滞电路(10)的第五连接端(E)，第二MOS(PM2)漏极连接第三MOS(PM5)源极，第一MOS(PM1)栅极、第二MOS(PM2)栅极和第一电阻(R1)第二连接端连接该迟滞电路(10)的第二连接端(B)，第三MOS(PM5)漏极和第一MOS(PM1)漏极连接该迟滞电路(10)的第四连接端(D)，第三MOS(PM5)栅极和第一电阻(R1)第一连接端连接该迟滞电路(10)的第三连接端(C)，其特征在于，还包括：复位信号产生电路(20)和采样延迟及放电电路(30)；

复位信号产生电路(20)第二连接端(G)连接迟滞电路(10)的第二连接端(B)和采样延迟及放电电路(30)第二连接端(L)，复位信号产生电路(20)第三连接端(H)连接采样延迟及放电电路(30)的第三连接端(M)，复位信号产生电路(20)第四连接端(I)连接复位信号产生电路(20)第四连接端(D)，采样延迟及放电电路(30)第四连接端(N)通过变频器(INV)输出复位信号(RESET)；其中，迟滞电路(10)第一连接端(A)、复位信号产生电路(20)第一连接端(F)和采样延迟及放电电路(30)第一连接端(K)连接电源电压(VDD)，迟滞电路(10)第五连接端(E)、复位信号产生电路(20)第五连接端(J)和采样延迟及放电电路(30)第五连接端(O)连接地(GND)；复位信号产生电路(20)包括第四MOS(PM3)、第五MOS(NM1)和缓冲器(BUFF)；

第四MOS(PM3)第一连接端连接该复位信号产生电路(20)第一连接端(F)，第四MOS(PM3)第二连接端连接缓冲器(BUFF)输入端和第五MOS(NM1)第二连接端，第四MOS(PM3)第三连接端连接该复位信号产生电路(20)第二连接端(G)，缓冲器(BUFF)输出端连接该复位信号产生电路(20)第三连接端(H)，第五MOS(NM1)第一连接端连接该复位信号产生电路(20)第五连接端(J)，第五MOS(NM1)第三连接端连接该复位信号产生电路(20)第四连接端(I)。

2.如权利要求1所述的上电复位结构，其特征在于：所述第四MOS(PM3)是PMOS，第五MOS(NM1)是NMOS。

3.如权利要求1所述的上电复位结构，其特征在于：所述第四MOS(PM3)和第五MOS(NM1)的第一连接端是源极，第二连接端是漏极，第三连接端是栅极。

4.如权利要求1所述的上电复位结构，其特征在于：采样延迟及放电电路(30)包括第六MOS(PM4)、第七MOS(PM6)、第八MOS(NM2)和电容(CAP)；

第六MOS(PM4)第一连接端连接该采样延迟及放电电路(30)第一连接端(K)，第六MOS(PM4)第二连接端连接第七MOS(PM6)第一连接端，第六MOS(PM4)第三连接端连接该采样延迟及放电电路(30)第二连接端(L)，第七MOS(PM6)第二连接端、第八MOS(NM2)第二连接端和电容(CAP)第一连接端连接该采样延迟及放电电路(30)第四连接端(N)，第七MOS(PM6)第三连接端和第八MOS(NM2)第三连接端连接该采样延迟及放电电路(30)第三连接端(M)，第七MOS(PM6)第一连接端和电容(CAP)第二连接端连接该采样延迟及放电电路(30)第五连接端(O)。

5.如权利要求4所述的上电复位结构，其特征在于：所述第六MOS(PM4)和第七MOS(PM6)是PMOS，第八MOS(NM2)是NMOS。

6.如权利要求5所述的上电复位结构，其特征在于：所述第六MOS(PM4)、第七MOS(PM6)和第八MOS(NM2)的第一连接端是源极，第二连接端是漏极，第三连接端是栅极。

7.如权利要求4所述的上电复位结构，其特征在于：第六MOS(PM4)流过的电流为第一MOS(PM1)的2：1镜像电路。