[发明专利]低密度奇偶校验码的译码控制系统及方法、无线通信系统

权利要求书

1.一种低密度奇偶校验码的译码控制系统，其特征在于，所述低密度奇偶校验码的译码控制系统包括：

输入控制模块，控制数据以ping-pong的方式按一定规律写入输入缓存模块，当输入缓存相应部分写满后，输入控制模块给数据转移控制模块发送一个相应的满信号；

数据转移控制模块，收到输入控制模块的满信号后，从输入缓存模块读取数据到外信息存储模块，当数据全部写到外信息存储模块之后，数据转移控制模块会给译码总控模块发送一个满信号，示意开始译码，同时向输入控制模块发送一个清零信号；

译码总控模块，根据基矩阵中1的位置来从外信息存储模块读取数据到循环左移模块，译码总控模块将移位矩阵中相应的循环移位位数信息传给循环左移模块，循环左移模块对数据循环左移相应的位数，将数据发送到校验信息计算模块，通过运算更新校验信息，将更新完的校验信息送到校验信息存储模块，将变量信息和校验信息相加送入循环右移模块；当迭代次数达到预定次数时，译码总控模块将循环右移模块的输出数据经过判决后写入输出缓存模块，并给输出控制模块发送一个满信号，同时向数据转移控制模块发送一个清零信号；

输出控制模块，接收到满信号后，从输出缓存模块读出数据。

2.如权利要求1所述的低密度奇偶校验码的译码控制系统，其特征在于，所述输入缓存模块的写时钟是125M，读时钟是150M，输入控制模块工作在125M，参数设置模块、外信息存储模块、数据转移控制模块、循环左移模块、循环右移模块、译码总控模块、校验信息计算模块、校验信息存储模块、输出缓存模块、输出控制模块工作在150M；

输入缓存模块包含384块深度为136，宽度为6的RAM，RAM地址为0～67的部分表示输入缓存1，地址为68～135的部分表示输入缓存2。

3.如权利要求1所述的低密度奇偶校验码的译码控制系统，其特征在于，所述外信息存储模块包含384块深度为136，宽度为11的RAM，RAM地址为0～67的部分表示外信息存储器1，地址为68～135的部分表示外信息存储器2。

4.如权利要求1所述的低密度奇偶校验码的译码控制系统，其特征在于，所述校验信息计算模块是由384个校验信息计算单元组成；校验信息存储模块由384块深度为92，宽度为34的RAM，地址0～45表示校验信息存储模块1，地址46～91表示校验信息存储模块2。

5.如权利要求1所述的低密度奇偶校验码的译码控制系统，其特征在于，所述输出缓存模块包含384块深度为136，宽度为1的RAM，RAM地址为0～67的部分表示输出缓存1，地址为68～135的部分表示输出缓存2。

6.一种实施权利要求1所述低密度奇偶校验码的译码控制系统的低密度奇偶校验码的译码控制方法，其特征在于，所述低密度奇偶校验码的译码控制方法包括：

步骤一，输入控制模块在输入缓存模块写满后，向数据转移控制模块发送一个满信号，数据转移控制模块接收到满信号后从输入缓存模块读出数据写到外信息存储模块中；

步骤二，当输入缓存模块中的数据全部读完之后，数据转移控制模块向输入控制模块发送一个清零信号，同时向译码总控模块发送一个满信号，译码总控模块接收到满信号后开始进行迭代译码；

步骤三，迭代译码结束后，译码总控模块向数据转移控制模块发送一个清零信号，示意数据转移控制模块从输入缓存模块向外信息存储模块读取数据，同时译码总控模块向输出控制模块发送一个满信号，示意输出控制模块向外输出数据。