[发明专利]防止静电放电的电子器件

权利要求书

1.一种电子器件，包括：

第一MOS晶体管，具有通过沟道形成区彼此分离的源极区和漏极区；

在所述沟道形成区之上的第一栅极；

其中所述漏极区包括延伸区；以及

在所述延伸区之上的第二栅极，其中所述第二栅极连接到所述第一栅极。

2.根据权利要求1所述的器件，其中所述漏极区和所述源极区分别被耦合到施加有电压的第一端子和第二端子，并且所述器件还包括电阻元件，所述电阻元件具有被耦合到所述第二端子的第一端子并且具有被耦合到所述第一栅极的第二端子。

3.根据权利要求2所述的器件，其中所述电阻元件的第二端子进一步被耦合到所述沟道形成区。

4.根据权利要求1所述的器件，其中所述漏极区和所述延伸区在所述第二栅极下方通过分离区彼此分离。

5.根据权利要求4所述的器件，其中所述分离区是以下之一：非掺杂的，或者掺杂有与所述漏极区的导电类型相反的导电类型。

6.根据权利要求4所述的器件，其中所述漏极区和所述延伸区包括从所述分离区的相对侧延伸的两个部分。

7.根据权利要求6所述的器件，其中所述漏极区和所述延伸区的所述两个部分被耦合在一起。

8.根据权利要求4所述的器件，其中所述分离区和所述沟道形成区被耦合在一起。

9.根据权利要求1所述的器件，其中所述第一MOS晶体管的所述漏极区、所述延伸区和所述源极区掺杂有第一导电类型，所述沟道形成区是以下之一：非掺杂的，或者掺杂有与所述第一导电类型相反的第二导电类型。

10.根据权利要求1所述的器件，其中所述源极区、所述漏极区和所述沟道形成区均在位于绝缘层上的半导体层中延伸。

11.根据权利要求1所述的器件，其中所述第二栅极位于所述延伸区的仅一部分之上。

12.根据权利要求1所述的器件，还包括与所述第一MOS晶体管并联连接的第二MOS晶体管。

13.根据权利要求12所述的器件，其中所述第二MOS晶体管的漏极区和源极区以及栅极分别被耦合到所述第一MOS晶体管的所述漏极区、所述源极区以及所述第一栅极和所述第二栅极。

14.根据权利要求13所述的器件，其中所述第二MOS晶体管的本体区被耦合到所述第一MOS晶体管的本体区。

15.一种电子器件，包括：

MOS晶体管，具有源极区、漏极区和位于所述源极区与所述漏极区之间的沟道形成区；

其中所述漏极区包括第一漏极部分和第二漏极部分，所述第一漏极部分与所述沟道形成区相邻，并且所述第二漏极部分通过所述第一漏极部分与所述沟道形成区分离；

在所述沟道形成区之上延伸的第一栅极；以及

在所述第二漏极部分之上延伸的第二栅极；

其中所述第二栅极电连接到所述第一栅极。

16.根据权利要求15所述的电子器件，其中所述第一栅极和所述第二栅极电连接到由所述沟道形成区形成的本体区。

17.根据权利要求15所述的电子器件，其中所述源极区电耦合到第一电源节点，并且所述第一漏极区和所述第二漏极区电耦合到第二电源节点。

18.根据权利要求17所述的电子器件，还包括电阻器，所述电阻器具有电耦合到所述第一栅极和所述第二栅极的第一端子以及电耦合到所述第一电源节点的第二端子。