[发明专利]防止静电放电的电子器件

说明书

一种用于提供ESD保护的电子器件由MOS晶体管形成。MOS晶体管包括通过沟道形成区彼此分离的源极区和漏极区。第一栅极位于沟道形成区之上。漏极区包括延伸区。第二栅极位于延伸区之上。第一栅极和第二栅极彼此电连接。

优先权要求

本申请要求于2017年12月13日提交的法国专利申请No.1762078的优先权，其内容在法律允许的最大程度上通过引用整体并入本文。

技术领域

本公开涉及电子器件，并且更具体地涉及防止静电放电(ESD)的电子器件。

背景技术

连接在施加有电压的两个端子之间的电子部件可能被两个端子之一上的静电放电损坏，这种放电由于两个端子之间的脉冲电压差而引起电流脉冲。

为了保护电子部件免受这种放电的影响，电子保护装置连接在两个端子之间，与待保护的部件并联。因此，在静电放电中，电流脉冲穿过电子保护装置，这使得能够保护电子部件。

期望具有一种能够防止静电放电的电子器件，其克服了现有器件的至少一些缺点。

发明内容

一个实施例提供了一种电子器件，包括MOS晶体管，该MOS晶体管具有通过顶部具有第一栅极的沟道形成区彼此分离的源极区和漏极区，漏极区包括顶部具有连接到第一栅极的第二栅极的延伸部。

根据一个实施例，漏极区和源极区分别耦合到施加有电压的第一端子和第二端子，该器件还包括电阻元件，该电阻元件具有耦合到施加有电压的第二端子的第一端子并且具有耦合到第一栅极的第二端子。

根据一个实施例，电阻元件的第二端子进一步被耦合到沟道形成区。

根据一个实施例，漏极区及其延伸部在第二栅极下方被分离区中断。

根据一个实施例，分离区是非掺杂的或者掺杂有与漏极区的导电类型相反的导电类型。

根据一个实施例，漏极区及其延伸部包括从分离区的相对侧延伸的两个部分。

根据一个实施例，漏极区及其延伸部的两个部分被耦合在一起。

根据一个实施例，分离区和沟道形成区被耦合在一起。

根据一个实施例，MOS晶体管的漏极区、漏极区的延伸部和源极区掺杂有第一导电类型，沟道形成区是非掺杂的或者掺杂有与第一导电类型相反的第二导电类型。

根据一个实施例，源极区、漏极区和沟道形成区在位于绝缘层上的半导体层中延伸。

根据一个实施例，延伸部的仅一部分顶部具有第二栅极。

根据一个实施例，该器件还包括与上述MOS晶体管并联连接的至少另一MOS晶体管。

根据一个实施例，每个其他MOS晶体管的漏极区和源极区以及栅极分别被耦合到包括第二栅极的MOS晶体管的漏极区和源极区以及栅极。

根据一个实施例，每个其他MOS晶体管的本体区被耦合到包括第二栅极的MOS晶体管的本体区。

附图说明

将在下面结合附图对特定实施例的非限制性描述中详细讨论前述和其他特征和优点，在附图中：

图1A、1B和1C示意性地示出了防止静电放电的电子器件的实施例；

图2A、2B和2C示意性地示出了图1A至1C的器件的替代实施例；

图3A、3B和3C示意性地示出了图1A、1B和1C的器件的另一替代实施例；

图4A、4B和4C示意性地示出了防止静电放电的器件的另一实施例；