[发明专利]数据处理器及用于控制数据处理器的方法

说明书

本公开的实施例涉及数据处理器及用于控制数据处理器的方法。提供了一种能够在总线访问期间抑制延迟变化的数据处理器。根据一个实施例的数据处理器包括环形总线，多个中继电路被耦合为环状，这些中继电路通过该环形总线耦合至多个总线主机和多个从机。每个中继电路包括：仲裁电路，利用作为相邻中继电路的相邻请求数据包的优先级和最近总线主机的总线请求数据包的优先级来仲裁这些请求数据包，并将仲裁之后的请求数据包输出至下一中继电路；以及优先级调整电路，根据总线请求数据包在到达其目的地之前经过的中继电路的数量来调整总线请求数据包的优先级。

相关申请的交叉参考

2017年12月21日提交的日本专利申请第2017-244905号的公开说明书、附图和摘要的公开通过引用引入本文。

技术领域

本公开涉及一种数据处理器及用于控制数据处理器的方法，例如，本发明涉及具有环形总线的数据处理器以及用于控制数据处理器的方法。

背景技术

近年来，数据处理设备在高性能和功能方面已经越来越先进。因此，数据处理设备中包括的总线主机的数量和从机的数量趋于增加。因此，用于耦合总线主机和从机的布线数量不断增加，并且为了缓和这种问题，布线集中已成为需要解决的重要问题。例如，使用用于耦合多个总线主机和多个从机的环形总线拓扑可以比使用星形拓扑更能缓解布线集中。

专利文献1公开了一种与数据传输系统相关的技术，包括：多个中继设备，耦合至环形总线；以及适配器，用于控制每个中继设备和节点之间的接口。

[专利文献]

[专利文献1]日本未审查专利申请公开第59(1984)-107664号

发明内容

如上所述，使用用于耦合总线总计和从机的环形总线拓扑比使用星形总线拓扑更能缓解布线集中。

然而，在使用环形总线拓扑来耦合总线主机和从机的情况下，与使用星形总线拓扑的情况相比，在总线访问的延迟(latency)中出现的变化更大。即，如果使用环形总线，则当每个总线主机访问每个从机时，环形总线的距离发生变化，引起总线访问的延迟变化。

本发明的其他目的和新颖特征将从本说明书和附图的描述中而变得明显。

根据一个实施例的数据处理器包括环形总线，通过该环形总线，多个中继电路被耦合为环状。当仲裁相邻请求数据包是相邻中继电路的请求数据包且总线请求数据包是最近总线主机的请求数据包时，利用相邻请求数据包的优先级和总线请求数据包的优先级，中继电路根据总线请求数据包在到达其目的地之前经过的中继电路的数量来调整总线请求数据包的优先级。

根据上述一个实施例，可以提供能够抑制总线访问的延迟的变化的数据处理器以及用于控制该数据处理器的方法。

附图说明

图1是示出根据实施例1的数据处理器的配置示例的框图；

图2是示出包括在根据实施例1的数据处理器中的中继电路的配置示例的框图；

图3是示出包括在中继电路中的仲裁部的配置示例的框图；

图4是示出包括在中继电路中的仲裁部的配置示例的框图；

图5是示出包括在优先级调整电路中的表格示例的表格；

图6示出了根据实施例1的数据处理器中使用的请求数据包的配置示例；

图7是用于解释根据实施例1的数据处理器的操作的流程图；

图8是示出根据实施例2的数据处理器的配置示例的框图；

图9是示出包括在根据实施例3的数据处理器中的缓冲电路的配置示例的框图；