[发明专利]数据处理器及用于控制数据处理器的方法

权利要求书

1.一种数据处理器，包括：

多个总线主机；

多个从机，所述总线主机能够对所述多个从机进行访问；

多个中继电路，每个中继电路均耦合至所述总线主机中的每个总线主机和所述从机中的每个从机；以及

环形总线，所述中继电路通过所述环形总线被耦合为环状，

其中所述中继电路包括：

仲裁电路，利用作为相邻中继电路的请求数据包的相邻请求数据包的优先级和作为最近总线主机的请求数据包的总线请求数据包的优先级，仲裁所述相邻请求数据包和所述总线请求数据包，并将仲裁之后的请求数据包输出至下一中继电路；以及

优先级调整电路，根据所述总线请求数据包在到达其目的地之前经过的中继电路的数量来调整所述总线请求数据包的优先级。

2.根据权利要求1所述的数据处理器，

其中所述优先级调整电路被配置为进行调整，使得当所述总线请求数据包在所述仲裁电路中被拒绝的次数超过预定阈值时，所述总线请求数据包的优先级变得更高；以及

其中设置所述预定阈值，使得所述总线请求数据包在到达其目的地之前经过的中继电路的数量越多，所述预定阈值越小。

3.根据权利要求2所述的数据处理器，

其中所述优先级调整电路包括：

表格，其中存储所述预定阈值；

计数器，对所述总线请求数据包在所述仲裁电路中被拒绝的次数进行计数；

比较电路，将所述总线请求数据包在所述仲裁电路中被拒绝的次数与所述预定阈值进行比较；以及

加法电路，当所述总线请求数据包被拒绝的次数超过所述预定阈值时，将预定值添加至所述总线请求数据包的优先级。

4.根据权利要求3所述的数据处理器，其中在向所述总线请求数据包添加所述预定值之后，所述加法电路还在所述总线请求数据包在所述仲裁电路中被拒绝时再次向所述总线请求数据包的优先级添加预定值。

5.根据权利要求1所述的数据处理器，还包括：监控器电路，监控所述环形总线中的请求数据包的量，

其中所述监控器电路根据所述环形总线中的请求数据包的量来限制将要从所述总线主机发送至所述中继电路的请求数据包。

6.根据权利要求5所述的数据处理器，

其中所述中继电路包括缓冲电路，所述缓冲电路临时地保持从所述仲裁电路输出的请求数据包，并且

其中所述监控器电路通过监控所述缓冲电路中保持的请求数据包的量来监控所述环形总线中的请求数据包的量。

7.根据权利要求6所述的数据处理器，

其中当在相应中继电路中包括的至少一个所述缓冲电路中没有空位时，所述监控器电路限制将要从每个所述总线主机向每个所述中继电路提供的请求数据包。

8.根据权利要求1所述的数据处理器，

其中所述中继电路包括缓冲电路，所述缓冲电路临时地保持从所述仲裁电路输出的请求数据包，并且

其中所述缓冲电路被配置为能够根据所述请求数据包的优先级来改变将要被输出至下一目的地的请求数据包的顺序。

9.根据权利要求8所述的数据处理器，

其中所述缓冲电路包括：

第一保持电路，能够保持第一请求数据包；

第二保持电路，设置在紧跟在所述第一保持电路之后，并且能够保持第二请求数据包；以及

选择电路，选择保持在所述第一保持电路中的所述第一请求数据包和保持在所述第二保持电路中的所述第二请求数据包中的一个，并且

其中所述选择电路选择并输出所述第一请求数据包和所述第二请求数据包中具有更高优先级的请求数据包。