[发明专利]一种基于STT-MRAM的非接触式智能卡SoC

说明书

本发明公开了一种基于STT‑MRAM的非接触式智能卡SoC，包括：桥接的AHB和APB，与AHB相连的CPU、存储器和加密协处理器，以及与APB相连的数字基带控制器、UART串口和CRG模块；其特征在于，存储器为STT‑MRAM存储器，且其存储空间被划分为：第一存储区，用于固化启动程序；第二存储区，用于存储COS程序；第三存储区，用于存储程序运行时的临时变量；以及第四存储区，用于存储用户数据；存储器还包括译码保护电路；译码保护电路用于在系统启动后阻止对第一存储区和第二存储区的写操作。本发明能够降低非接触式智能卡SoC内的数据交互延时，并实现安全级别、功耗和性能的动态平衡。

技术领域

本发明属于射频识别及存储器领域，更具体地，涉及一种基于STT-MRAM(spin-torque transfer magnetic random access memory，自旋转移矩-磁随机存储器)的非接触式智能卡SoC(System on Chip，片上系统)。

背景技术

智能卡是一类卡片的总称，根据智能卡通信方式的不同，可以将智能卡分为接触式智能卡和非接触式智能卡。非接触式智能卡由卡内的芯片和外围的天线构成，芯片电路包括模拟电路和数字电路。其中数字电路包含CPU、数字基带控制器、加密协处理器、存储器等模块，这些数字电路模块通过总线通信，共同构成了智能卡SoC。

非接触式智能卡应用场景广泛，如金融卡、社保卡等。为了保证智能卡和读卡器之间的通信安全，卡内通常会集成安全加密模块，智能卡和读卡器之间传送的信息为密文。以一次典型的智能卡和读卡器之间的交易流程为例，每次通信前需要进行认证，认证通过后才能进行数据交互。因此如何在保证通信安全的基础上缩短交易时间成为智能卡SoC架构设计的难题。传统智能卡一般在卡内集成对称加密算法如AES(Advanced EncryptionStandard，高级加密标准)、DES(Data Encryption Standard，数据加密标准)等，存储器则采用RAM(random access memory，随机存取存储器)、ROM(Read-Only Memory，只读存储器)以及Flash的组合方式。在智能卡与读卡器交易的过程中，难以做到安全级别、功耗和性能的动态平衡。此外智能卡内数据需要在RAM和Flash之间重复存取，数据交互效率低下。

发明内容

针对现有技术的缺陷和改进需求，本发明提供了一种基于STT-MRAM的非接触式智能卡SoC，其目的在于，降低非接触式智能卡SoC内的数据交互延时，并实现非接触式智能卡SoC的安全级别、功耗和性能的动态平衡。

为实现上述目的，按照本发明的一个方面，提供了一种基于STT-MRAM的非接触式智能卡SoC，包括：桥接的AHB(Advanced High-performance Bus，高级高性能总线)和APB(Advanced Peripheral Bus，高级外设总线)，与AHB相连的CPU、存储器和加密协处理器，以及与APB相连的数字基带控制器、UART串口和CRG(Clock and Reset Generator，时钟及复位产生)模块；

存储器为STT-MRAM存储器，且其存储空间被划分为：第一存储区，用于固化启动程序；第二存储区，用于存储COS(Card Operating System，卡操作系统)程序；第三存储区，用于存储程序运行时的临时变量；以及第四存储区，用于存储用户数据；

存储器还包括译码保护电路；译码保护电路用于在系统启动后阻止对第一存储区和第二存储区的写操作。

STT-MRAM具有非易失、读写速度快、使用寿命长、工艺兼容性好等诸多优点，使用STT-MRAM存储器作为非接触式智能卡SoC的存储器，能够有效降低系统功耗并提高系统性能。本发明通过将单一存储器的存储空间划分为不同的区间，实现存储体系中不同的存储功能，并结合译码保护电路保证第一存储区和第二存储区(即存储启动程序和COS程序的存储区间)的只读性，简化了存储器接口设计流程，并减少了数据在不同存储器之间交互产生的延时。